C
cinch
Guest
こんにちは私は、400 kspsのSAR ADCは12ビットを設計しています。最大基準電圧は4.096Vです。精度が必要な1LSBのステップ= 4.096Vの/ 4096は= 1mVの、すなわち、1mVのです。いくつかの論文にみると、最高の仕様に合うMSBは電荷再分配DACおよびLSBの抵抗DACのことをハイブリッドアーキテクチャを知ることができた。ビットMSBとLSB DACの数を把握するためにいくつかの計算を議論するハイブリッドDACのアーキテクチャでいくつかの良い論文がある場合、私は知っていただきたいと思いますしなくっています... (すなわち、7bitのMSBはDACの5ビットのLSB DACは、6かどうか - 各6など)私は気づいている、精度はスイッチ抵抗と寄生容量に大きく依存しています。切り替える必要がありますはただのNMOS - PMOSトランジスタの伝送ゲート以外の追加回路を他のですか?おかげで楽勝