May 26, 2011 #1 L louiee Guest 皆さん、こんにちは、私はお尋ねしたいのですが、それが可能なキャリア周波数は、PLLを設計することです周り30kHzまで50kHzの（input.Freq PFDの。ため）？このような周波数で設計されていれば何がPLLの問題ですか？ bcozは、通常PLLがMHzの範囲の周波数で使用されています。事前のおかげで、louiee
皆さん、こんにちは、私はお尋ねしたいのですが、それが可能なキャリア周波数は、PLLを設計することです周り30kHzまで50kHzの（input.Freq PFDの。ため）？このような周波数で設計されていれば何がPLLの問題ですか？ bcozは、通常PLLがMHzの範囲の周波数で使用されています。事前のおかげで、louiee
May 26, 2011 #2 N ninju Guest [は/のURL]この[のURL]のhttp://www.national.com/ds/LM/LM565.pdf PLLの古いバージョンの一つです。 iは1 MHz以上のこの作品とは思わない。これも：ので、[URLを] http://webpages.fc.ul.pt/〜ggevans/Instrum_files/CD4046.pdf [/ URLは]は、主にそれを設計に問題があるはずです。これは、PLLがロックされ、実際のアプリケーションに依存するインチ使用する
[は/のURL]この[のURL]のhttp://www.national.com/ds/LM/LM565.pdf PLLの古いバージョンの一つです。 iは1 MHz以上のこの作品とは思わない。これも：ので、[URLを] http://webpages.fc.ul.pt/〜ggevans/Instrum_files/CD4046.pdf [/ URLは]は、主にそれを設計に問題があるはずです。これは、PLLがロックされ、実際のアプリケーションに依存するインチ使用する
May 26, 2011 #3 K kak111 Guest のCMOS RFシンセサイザPLLは、シンセサイザ4000000 Hzの（4MHzの）[のURL = http://electronics-diy.com/electronic_schematic.php?id=200] 300Hzの任意の場所からのCMOS RFシンセサイザ[/ urlを3時01分の周波数範囲を生成します。 ]は、カクよろしく
のCMOS RFシンセサイザPLLは、シンセサイザ4000000 Hzの（4MHzの）[のURL = http://electronics-diy.com/electronic_schematic.php?id=200] 300Hzの任意の場所からのCMOS RFシンセサイザ[/ urlを3時01分の周波数範囲を生成します。 ]は、カクよろしく
