2つの出力の制約を設定する方法

[vkchau]

1：こんにちは、誰もが何の制約私は以下を達成するために設定する必要が私を助けて。例えば、アルテラのFPGA上で私のデザインは、100MHzで動作し、と2つの出力があります。私は、同時にアクティブには2つの信号をしたい。私はそれらの間の時間差が1nsのより小さいことを意味。私はそれを達成するか？ 2。はいの場合、どのような制約私は2つの信号、クロック...の間で、設定すべきですか？感謝