2つのクロック周波数で動作する

[rajsrikanth]

こんにちは
私は動作周波数のクロックコードが2つの私のFPGA用
すなわち、。、周波数1MHzでサンプルをIAMの取得し、私はある周波数を0.5MHzから再度送信すると同じサンプルを
私はここと、この場合suggessionsが襲ったIAMの。について
srikanth

 

[firefoxPL]

あなたは、の着信フローを制御するサンプル場合は、yes以外の場合は、サンプルをバッファ受信を簡単にすることができますFIFOの周波数、異なるのがクロック場合は、していることが使用してポートの各ポートのFIFOとザイリンクスFPGAをデュアル構¥築することができますblockRAMは内蔵のみFIFO_fullサンプル信号からの流れを制御するFIFOの生成、受信だけで使用して問題があなたより受信サンプルがであることを停止することができます以上がいる場合には発信よりも受信サンプル

 

[xtcx]

まあ、私は示唆して最高の場合、ジョブを行うにはバッファが1MHzのデータ送信ユニットと、あなたのような場合は可能¥性があるコントロールをしない"で"RDY"hold"があります¥¥のレジスタカップルを必要とするInfactはアップ、FIFOを構¥築すると私は....れているデバイスのクロックは既に下で行わこれも非同期しかし拡大をあなたの将来の増加を使用してFIFOロジックを、と言うではない変換または下向きの変換をアップをすることができます接続または単にホールドも高速デバイスを.... RDYコントロール情報、または大きなテキサス州としてマスター問題がない限りお持ちのRxの必要性デバイスuは...場合より一部を記述your重要と聞かせて'sか見るものが五でいます...
よろしく

 

[muhammad_ali]

）私はベースにどのような理解のDLLアルテラまたはコンポーネントとすると、DCMのに使用するクロックのコンポーネント（例えば、ザイリンクスのコンポーネントを。

 

[Guest]

[No message]

 

[构]

.

私はこの 問題定義されてuncompletely
のためのソ¥リューションについてはありません推測参照してくださいあまり意味をします。明らかに入力ストリームがレートサンプル異なることではないことを繰り返し継続的に、これだけの操作ができますが時間制限があります。そこで説明を問題してください。与える完了しました。