1.25GHzのクロックに125MHzのクロックをどのような回路を作ることができますか？

A

asia

Guest
125MHzまで1.25GHz以上に125MHzのクロックと1.25GHzのクロックは何を回路することができますか？誰かが私にいくつかのPDFを与えることができますか？どうもありがとう
 
あなたは、クロック速度が下がってを高めるためにDLLまたはPLLを必要とするでしょうがはるかに簡単です：分割してカウンタ回路は、その仕事を行うことができます。
 
125 MHzの - 125 MHzの方形波の場合> 1.25 GHzの1つはまた第十次高調波を除去することができます。
 
任意のアナログ方式は125MHzと1.25GHzのを実現する方法はありますか？
 
ユーザー1.25GHz以上に125MHzのためのカウンタ
 
どのように1.25Gと125m以下のDLLを使用するには？あなたは0 1 / 20 2 / 20十125m以内のクロックを生成するということです... 9月20日位相シフトは、これらのクロックの立ち上がりエッジで出力クロックフリップフロップを聞かせて？ [引用= amaccormackの]あなたがダウンしてクロック速度をも向上させるDLLまたはPLLを必要とするでしょうがはるかに簡単です：分割してカウンタ回路は、その仕事をすることができます[/引用]。
 
私は、メソッドを使用して興味深いのは、rfmwで記述された午前（用MHz、125 - > 1.25 GHzの1つはまた除外できる高調波第十125はMHzの方形波の場合）あなたは私にいくつかのPDFを与えることができますか？ありがとう
 
方形波は10次高調波を持っていないので、私は、あまりにも興味があります。 ;）
 
解決策は、おそらく第五高調波を利用することでしょうし、2次高調波、二乗算器カスケードインチ
 
そうだよ、偶数次高調波は、理想的な方形波には存在しないが、あなたの信号波形に応じて、偶数次高調波が存在している可能性があります。いずれかのフィルタのみの1つの乗算器（× 2）プラスカップル（625、1250 MHz）をする必要があるのでBorberのソリューションは、試してみる価値ものです。
 
私は別の質問を持っている：私は1.25だと思う/ NRZ信号だ、回復量クロックは、2.5GHz帯すべき多くの例では、1.25GHzのはなぜ？私は間違っているのですか？
 
この記事はそこに道を得ている！高調波をフィルタリング？あなたの信号は、約40dBダウンについてのデジタルチップのノイズフロアの高さとしている - 誰かが実際に動作する回路を思い付くことができれば私は驚くだろう。 1.25GHzの？笑！私の投票は、PLL用です。あなたが精通していない場合は、PLL周波数と位相の両方で、入力クロックと一致するようにVCOを駆動する小さな閉ループのシステムです。 Fout/10はファウト= 10 *フィン、または基準周波数と一致するまでは、乗算が必要な場合は、単純に10でVCOの出力を分割し、現在のシステムは、VCOを駆動します。私は、あなたは、PLLの両方の基本的なことはGoogleで検索されるべきだと思うと、PLLののデータシートは、GHz信号を生成することができます - これらは容易ではない。
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top