Q
QwErTzY
Guest
こんにちは、私は5V 0.25umプロセスでカレントミラーを設計しました。典型的なケースでは、vdsatが0.25Vで、VDSが1最悪のケースのコーナーでは0.5Vですが、私のvdsatは0.19Vであり、VDSは別の最悪の場合のコーナーでは0.21Vですが、私のvdsatは、カレントミラーである0.15V VDSが0.25Vですカスコードの設計とできるVDDは3V-5V異なります。この設計では危険ですか？それは線形領域に入るためにカレントミラーを引き起こしたり、任意の潜在的なリスクがあるのだろうか？私はメモを取る必要がある潜在的な問題は何ですか？