0.18u技術を使用して最大周波数acheivable

M

mvvijay78

Guest
こんにちは、0.18u技術を用いて実現することができる設計上の最大周波数の制限はありますか。ヴィッキーよろしく
 
私はちょうど35 GHzの帯域幅で分布増幅器を見ました。
 
典型的な0.18ミクロンのプロセスは約20 25pSecsのインバータの遅延を持っています。
 
我々は、0.18プロセスのCPUを実装している、そのクロック速度は400MHzである。よろしく！
 
私は約25〜35GHzである0.18uミックスド·シグナル設計における10GHzのバラン、RF回路のMOSFETのフィートをしました
 
[QUOTE = Colbhaidh】典型的な0.18ミクロンのプロセスが20-25pSecs約。[/引用]のインバータの遅延時間を持っているあなたは、用語インバータ遅延（ステージ比率とは何か）と一般的な手の込んだことができます....
 
通常合成法を用いた複雑な純粋なデジタルシステムは、200MHzに到達することができます。
 
標準セルを使用している場合、それは単にデザイン（TSMC 0.18）のために600 MHzで動作することができます。
 
一般的な設計のためのDSPコア、100〜200MHzの場合と
 
それは設計とプロセスが依存していた。 CMOSプロセスを使用した場合は、ギガ·レベルに到達することはできません。良いライブラリやレイアウトデザインは良い結果を得ることができます
 
私は、コードを少し微調整する場合、私はF / N PLLをコーディングしたところ、250MHzのは大したことありませんでした。
 
各CMOSプロセスは、その制限があります。デジタル設計では、少なくともあなたは、周波数とスイッチング速度の最大理論的な制限を課して1インバータの遅延を持っています。アナログでは、同じ制限がありますが、最速のアンプでそれを決定することができます。私たちのマスターは良いレイアウトで折り返しカスコード増幅器が実装できる最速のアンプであると言う。
 
0.18で1入力4出力を持っているインバータセルがDELY 20である〜50ピコ秒なので、周波数が1GはDFFから次のDFFにある場合、1nsですので、次のDFFにDFFで、それはちょうど20を持つことができます〜50セル。あなたは良いRTL書き込むことができるなら、それは良い仕事でしょう。しかし、私は、周波数300〜600Mが限界0.18の周波数であると感じています。
 
acheivedしすることができる最大周波数は、あなたのハードウェアを実装する方法の関数です。だからあなたがあなたのデザインで持っている最も長い組み合わせパスになっているはずです。プロセス（0.18u）と比較して、これは最大周波数をコントロールします
 
デジタル·ロジックまたはアナログ回路については、この質問でしたか？私が述べたようにheydariは35GHzに分布アンプをやっている間はラザヴィー0.18umCMOSで40GHzのをやった
 
それは我々は任意のファウンドリからacvailableいくつかの標準的なダイサイズの中から選択しなければならない標準である場合こんにちは、誰でもコメントすることができます。ヴィッキー
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top