0.15 1.8 Vの電源でいるオペアンプは、利得が大きい?

C

ccw27

Guest
下記のアンプのどちらがより高い利得を持っています?どのような範囲のゲインの私は、0.15プロセスで1.8V電源で70デシベルのこのアンプを使用して期待できますか?私は私のバンドギャップのためのオペアンプを設計し、高利得を持つものを必要としようとしています。私はそれが報酬とそれゆえより高い領域を必要とするので、従来の2段のオペアンプを避けるためにしようとしています。私はオペアンプのための他の提案を開い午前。感謝
 
私は最初はカスコードの出力はより高い利得を得ることができると考え、二つ目は、ゲインが主に出力段から取得するので、ゲインを上げることは容易ではない。しかし、最初の出力振幅は小さいですが、私はそれは、バンドギャップエラーのオペアンプで私たちのアプリケーションを満たすと思う。第二の理由は、バンドギャップVbeは低いですので、PMOSの入力が必要です。
 
あなたがサブスレッショルドのNMOS入力ペア(弱反転)を使用している限り、PMOS入力のペアは、コモンモード入力の観点から妥当であると思われる。私はcascodingと単一利得段での低電圧動作の利点を組み合わせた折り返しカスコードOPA、で調査することをお勧めします。
 
私は、低電圧を持っており、ヘッドルームの多くを失うことになるとしてcacode出力段を用意できないので、2台目の型を持つほうが良いだと思う。あなたは、ゲインを増加させることを行うことができる、カスコードの出力段と電圧ヘッドルームを扱うには、より厳しいですし、繰り返しが多く必要となる。
 
私は、バンドギャップ設計のバイアスオペアンプをするために何を使うべきでしょうか? PTAT、バンドギャップや定数GM?感謝
 
私は非常に正直に言うと、このトピックに興味を持っています。 1.very高利得(> 80デシベルより)2.very低オフセット電圧Vosを(:バンドギャップのアプリケーションの場合、オペアンプは、少なくとも次の機能を持っている必要があります
 
私は、1.8V、VDDのampliferを実現するための第二の構造を使用することを好む。私はそれがバンドギャップに適していると思う。まずあなたがampliferは二つの異なる構造を持つの下で働くことができる最小Vddを知っておくべき、その後は選択肢にいくつかの手がかりになるだろう。
 
2番目のオプションが良いです。最初のオプションは、(あなたはまだcascodesのバイアス電圧を作成する必要があることを思い出してください)あまりにも多くの電流を安全に燃焼処理します。実際、私はスタートのためのオペアンプなどの能動負荷と単純な差動ペアを使用することをお勧めしたい。あなたは、バンドギャップのパフォーマンスはそれほど悪いとは限りません驚かれると思います。覚えている:回路をシンプルに保つことは、ほとんどの場合、アナログ回路設計で最高のものです。
 
消費電力は、最初の注文の優先順位がない場合は、最初のデザインを使用してください。カスコードはあなたに高いゲインを提供します。多分それは出力coltageは、通常"大きな"コンデンサ"でバッファされているので、n入力のペアを使用することをお勧めします。(nはモスは、高い雑音指数を持っている)。それがより重要であるので、バイアスは、支配的な設計基準ではない高利得を持っているが、小さなオフセット電圧のためのあなたのスペックに到達するためのバイアスのパフォーマンスを調整する必要がある。
 

Welcome to EDABoard.com

Sponsor

Back
Top