0.13umのCMOS silterra技術を用いてバンドギャップリファレンス回路の基準電圧

K

kk913913

Guest
私は1.2VのVDD、Silterra 0.13umのCMOS技術を使用している場合は、バンドギャップリファレンス回路の基準電圧とは何ですか？ ？ 1.2Vの周りにあるべきか？0.13umのtech.Thankあなたのための基準電圧として0.5Vの周りに示すように雑誌のいくつかの〜
 
良いバンドギャップリファレンス回路の主要な特性の一つは、Vddの値の独立した基準電圧を生成することです。使用しているバンドギャップ·リファレンスの種類を知らなくても、私はそれが確かにそれを言うことが可能であるとは思いません。しかし、一般的な参照は、1.2 V周りに何かを生成し、シリコンのバンドギャップはほぼ1.2 eVであるとして、彼らはバンドギャップ·リファレンスと呼ばれる理由です。私はこの論文で報告されているトポロジーを持つAMS 0.35技術のバンドギャップリファレンスを設計しました http://citeseerx.ist.psu.edu/viewd...：記事で報告されたバンドギャップ·リファレンスは200mVのリファレンス電圧を生成します。
 
助けをkemiyunに感謝し、私のデザインは、図11.20にrazaviの本に示されている回路では、出力電圧は何を思いますか？ 1.2 Vddを使用している場合
 
この分析は、どこかで本にする必要がありますが、とにかくそれをやらせるの。飽和状態のトランジスタを維持するために、まず、M1のM3プラスVTH + vdssatのVth + vdssatの電圧レベルもBJTのVbeが必要です。この回路は変更せずに1.2V電源で動作しない可能性がありますので、= 0.5、バンドギャップの時間vdssat、ほとんどのプロセスが、一般的Vthのこれらの用語の変更は0.2〜0.1 Vです。 1.2Vの低電源電圧で動作するには、トランジスタをスタッキングすることは避けてください。これは、電源電圧範囲を殺す。とにかくデバイスをスタックしている場合は、ワイドスイングカスコード構造を使用するように最善を尽くす。私は詳細に文献を検索していないが、私はあなたのOPAMPを使用せずに、このから抜け出すことができますか分からない。
 
お返事THX、変更の種類は、すべてのトランススタッキングトランジスタを使用せずに、Vddを1.2飽和である。供給のための独立したことを確認します。 0.13umのsilterra技術を使用してVdd1.2でバンドギャップを設計するためのすべての勧告？ ？
 
私はSilterraテックが提供するどのデバイスかわからないが、私は既に言ったバンドギャップが始まりかもしれません。それは現代的な回路の重要な問題であるとして、この問題を解決するためのより多くの提案があるべき文学をチェックアウトします。また、私が紹介した論文は、固体素子回路学会のすべての論文のようにそれを非常に信頼できますヴァディムイワノフと彼のグループによって書かれています。その論文で報告されているいくつかの選択肢もあります。ウェルポイントは1つだけBJTと電源の間に1つだけの電流源を（MOSやBJTは重要ではありません）することです。 cascodingことなく、良好な電流源を達成するためには、（それぞれの側からの電流の流れを強制的にOPAMP）OPAMPを使用していない場合に行うことは非常に困難です。それは私の最初の記事で私のポイントでした。あなたが呼ばれる回路が実際にはトップ側の電流ミラーが含まれていることを見ることができるように。これは、各辺からの電流が等しくなるように強制します。出力インピーダンスは、彼らが実際にミラーではありませんように低く、非常に低くなければならないとして、単純なミラーでこれを行うには0.13umの技術で痛みを伴うだろう。私はどこかOPAMPがあるべきであると言った理由は、これは説明しています。
 
こんにちはkk913913、あなただけ接続したトポロジーでは、〜1.2 [V]に等しい出力電圧リファレンスを可能にします。したがって、使用して、VDD> 1.2 [V]。（例えば、1.6 V）を、それを設計することは不可能です。いくつかの回、0.13 umのプロセスは、そのVDDあなたがこれらのデバイスがある場合はyesの場合、ので、あなたがそれらを使用し、回路を設計することができ、ほぼ1.8または2.5ボルト、あるいは3.3.CheckであるI / Oデバイスを持っています。プロセスはそれらのために許可されていない場合は、トポロジを変更する必要があります。あなたは、サブスレッショルド領域で働いてMOSFETを使用してから、出力電圧を達成することができます未満1.2 [V]は、この伝統的なトポロジー上で見てみましょう：サブ1-Vの動作弘典番場仁滋賀、明梅澤のCMOSバンドギャップ·リファレンス回路武Miyaba徹丹沢茂渥美と浩二Sakui。それはあなたのケースで動作します。私はそれが役に立てば幸い
 
こんにちはkk913913、私は、0.18ミクロンプロセスを使用してありVref = 0.5Vとバンドギャップを設計しました。私はまた、前述のパルメイラス紙を続けて、それは良い回路を示します。そして、ここに私の回路は次の通りです：[アタッチ= CONFIG] 71304 [/添付]この助けを望む！
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top