?>ロジック環境家族が適している最高のノイズ??

L

lohithkschalam

Guest
そのロジックファミリは、最高の環境ノイズ最適か???

1)のTTL
2)RTLの
3)HTLは
4)DTLの

 
uはリストに自分自身を私は制限が与えている。
のCMOS。それはマージンを持ってよりノイズ。ですので、よく..システムに最適の騒々しい

 
ブラーマ、

ええ、私は同意するが、私は選択を取得しなかった。

のCMOS noiiseです耐性は非常に。

 
5Vまたは15VのメタルゲートのCMOS(CDxxxx)シリーズ最大となる5MHzの〜最高に向い騒々しい1環境が、速度は約。

 
HTLは

感謝

<img src=¥"http://www.edaboard.com/images/smiles/icon_smile.gif¥" alt=¥"笑顔¥" border=¥"0¥" />
 
こんにちは
低インピーダンスする必要がありますデバイスとは、ノイズの多い環境にinputs.TTL&HTLは

挿入は、コンデンサまたはCMOSの入力に抵抗を入力では、低impedancを確認します。

 
私はディリンガー場合、あなたが望むことと思うのCMOSは、確かに、で集積を読むエンジニアリングことができますが。

 

Welcome to EDABoard.com

Sponsor

Back
Top