）"RC

を抽出コーナーを参照していますか？

抽出した場合ネットのrcの値の範囲で終わるバリエーションを処理するため。一般的に、より大きな線が多く、Cおよび以下R、細いワイヤを少なくして、Cおよび詳細R.温度も果たしている。

 
は
、 パラメータの意味でのビガーの長さや幅の話をウル？？Ŭ教えプラザすることができます

 
親愛なる友人、

大きな意味の長さ。

長さの増加抵抗が減少するとは単純な論理として
、
距離はもっと容量されます

 
唯一の純rcの抽出ですか？
ゲートレベルのASIC設計？
またはトランジスタレベルの場合、ポリ検討すべきである、外径、およびその他のcoulping ...

 
やあ、

抽出異なるモードとは別のプロセスコーナーで発生することができます。

工場からは、我々 /高速/定格等）別のコーナーでは、RCデータの例は
、 低速（を取得します。

ときに我々のモードの話は、抽出のためのASICの設計プロセスの中で発生することができます

1。グローバルモード（グローバル）ルーティングポスト。
2。ファイナルモード（）詳細なルーティングポスト。

グローバルモードでは、一度レッドカードのは、使用されている遅延モデルが抽出されますエルモアです。
エルモア分散性と集中容量モデルです。それはただ一つの極と
、 それゆえの高速にはアカウントのいくつかの誤りを導入することができます。

最終モードでは、遅延モデル（漸近波形評価）AWEのです。これは"二極モデルはAWEをより正確である。

これは
、 遅延時間の計算に戻るSTAに（静的タイミング解析）エンジンは
、 この遅延情報を提供遅延モデルが重要です。

これはSTAが（静的タイミング解析の効果を抽出のように）の場合、セットアップ会いして
、 チップ内のすべての1つのフリップフロップではホールド時間の指示が重要です。

STAが
、 実際には最長（）を回路内のパスをクリティカルにして
、 回路の周波数を決定認めるときは
、 場合
、 回路内のすべてのあなたのホールド時間に会った。

が可能¥なように悲観するにした後に戻って工場から来ているあなたのチップを失敗しないようにセットアップを計算しながらhldと低速データを計算するSTAが
、 高速コーナーでの抽出データを使用します。

抽出としても集中し
、 結合に分類することができます。では
、 基本的にはequivalen小さいにもアカウントに任意のカップリング（なし）支配的な極撮影RC回路の大規模なRC回路を削減しようとするとしまっている。これを1つ小さくするようにコンピュータのメモリや実行時間を節約することができますの大規模なRC回路を削減する場合は
、 このことが重要です。

結合モードでは、基本的には
、 あなたのクロストーク遅延解析に貢献する結合容量/あなたのチップ上のノイズの影響を抽出しようとします。

もし我々のゲートレベルを抽出すると、我々はゲートの入力/出力容量抵抗を保持と共にを表¥し
、 各ゲートに相当するRC回路で表¥現している。我々は、RCネットワークに
、 これらのモデルのプラグイン。しかし
、 これは遅延時間の計算目的のために
、 高速スルーレートの伝播（特に）です。しかし
、 これは不正確なことができます。したがって
、 我々のゲートを使って表¥すいけないレッドカードだ。むしろ我々は彼らNLDMさんと。LIBSに（自由の形式を使用）を表¥します。

削減だけを主に受動部品（電線）とアクティブではない要素のために発生します。この減少は我々的なモデルで削減量（モル）など。

我々は通常のプラグインの。lib（自由）のゲートのためのモデル。リバティのモデルは、（入力の遷移時間/出力負荷）の関数としてのゲート遅延を表¥している。

我々抽出のためのグローバルな最後のモードで何を使用し
、 通常は2.5次元の抽出と呼ばれます。この規則は、3Dの抽出を使用して生成されますを使用することができます。

としてmaxwells方程式（すること正確な緑の機能¥を使用しての3D抽出ほとんど）レッドカードの様々な形状のは
、 あなたの製造施設が最も可能¥性が高い製造計算するためには正確です。

BR
- Niks

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top