）"BIST

[yuzhicai]

こんにちは、すべての：
私がBISTのでのATE merchineのSoCチップでは、SRAMテスト完了信号をほぼ10kナノ秒遅れていた。また
、 信号の0はすべての保持時間を失敗します。誰が私をどのように行わ信号の問題を解決する方法についていくつかの提案を提供できますか？ありがとう。

 

[dr_dft]

yuzhicai書き込み：

こんにちは、すべての：

私がBISTのでのATE merchineのSoCチップでは、SRAMテスト完了信号をほぼ10kナノ秒遅れていた。
また、信号の0はすべての保持時間を失敗します。
誰が私をどのように行わ信号の問題を解決する方法についていくつかの提案を提供できますか？
ありがとう。

 

[Guest]

[No message]

 

[yuzhicai]

'遅延'ATEの波形の意味は
、 波形をソ¥フトウェアシミュレーションによって比較遅延されます。私は速度96MHzのクロックでBISTのパターンを実行します。
とにかく、ありがとう。