）"ASIC

[SC3K01]

やあ、

私が聞いたのは、CPUにある程度のSOIプロセスで実装されている。
それSOIプロセスでASICを実装するための良い方法はありますか？

 

[spauls]

チェックインは、IBMサイト、Üと同じで
、 多くの素材を見つける。

 

[Guest]

[No message]

 

[Colbhaidh]

場合にのみ
、 オフ状態のリーク電流が負担が高いです。SOIの最高の90nmプロセスのために下記の標準CMOSプロセスでの消費電力として大規模な設計に使用されるプロセッサごとに1つnucear発電所の必要性に近づく。一方AMDはすでに（多分）のSOIを使用してインテルは
、 この実現するために始めている。
また
、 もしあなたが本当にしてSOIのオプションは
、 低消費電力のCMOS必要があります。しかし
、 それ以上のCMOSよりも、トランジスタのバルクからの二酸化ケイ素の暑さとバルクにホットエレクトロン放熱基板（）から分離されている問題をすることができます高価です。

 

[smith_kang]

親愛なる
として、静的な消費電力等のラッチアップのような多くの重要な課題を克服するSOIの低消費電力CMOS設計に適して
としては
、 プロパティを次のを示していますが減少Vdd操作に優れている
1。は
、 バルクMOSFETのスタンダード接合部のeleminationための静電容量の基板にソ¥ースとドレインの減少を示しています。

2.asトランジスタを完全に
、 各それらが減少し
、 現在のドライブにボディー効果を発揮しない他から分離されて彼らのCMOSラッチアップの対象とされていませんdevices.also積み上げる。

3.as自分の体ゲート電位バルクMOSFETのより高いのON / OFF電流比の結果にカップル浮かんでいる。

その希望を説明します。