(ICMRの)入力コモンモード範囲のオペアンプをシミュレートする方法

M

manalog

Guest
こんにちはすべて、今日はそのICMRのを見つけるためにシミュレートされた二段のオペアンプを持っています。 ICMRのiを調べるには、&@ VIN +はDC入力を与えたVIN -をVOUTに接続されている。また、DCシミュレーション後VOUTをプロットされます。 NMOSトランジスタの差動ペアの入力で使用されるように、私はVOUTはVDD(ここでは、V1> GND)にV1から線形であると期待していた。しかし驚くべきことに、VOUTは線形の結果を示すようにはVIN +プロットを再生中。 VOUTがVIN +(直線的に次のことを意味のようなレールtoレールオペアンプに)!!!!!私は手動でチェックしようにすると、私はいくつかのトランジスタが飽和領域に含まれていない発見!!いくつかの書籍は、"ICMRのは、以上の全てのトランジスタが飽和状態のままになります範囲です"と言う。アレンさんの本は"ICMRのは、以上のアンプが同じ利得との差分信号を増幅する範囲です"と言っています。それはすべてのトランジスタが飽和状態にされていない場合利得が減少することが明らかになる。だから、私は、ACシミュレーションを実行する必要がありますICMRのを(オペアンプのDC特性)を調べるとはどういう意味?そして、もし私は、手動で動作領域を全てのトランジスタを確認する必要があるのDCシミュレーションのですか?それともICMRのを見つけるために、他の方法は何ですか? Plzは、ヘルプ...
 
私は正しいものとして最初の定義を検討する。ただし、この定義は、実際のシリコン上に検証されていません。したがって、アレンの定義の必要はありません。
 
[引用=チェックメイトは、880186]私は正しいものとして最初の定義を検討する。ただし、この定義は、実際のシリコン上に検証されていません。したがって、アレンの定義の必要性は[は/引用]最初の定義は、DC解析を意味する!二段のオペアンプ(約8 MOSデバイス)は、立派なのが、どうすれば、その多段オペアンプ?このDCシミュレーション方法は実用的な見えるものではありません。それはではないか。
 
私は同相範囲は、上にデザインが仕様を満たしている範囲ですと言う。それらのすべて。あなたとあなたの顧客が別段の合意がない限り。あなたは、VCCとVEEを(VDDとVSS)を添付すれば、地上の代わりに第三は、VCM供給に供給するほうが簡単です。次にすることができます掃引または、参照地面から離れるの信号を持っていないことを手順を繰り返します。あなたは、彼らが範囲/分解能のトレードオフピンカードに固有の最大限に活用することができるように、オペアンプのATE製品のテストプログラムは、このように動作する専用表示されます。直流ためには事は、VIO場合、AVL、AVR、IIB期/飯尾を満たすことを期待したい。 ACの場合は、同じGBW積と位相には大きな変化を見たいと思っています。そして、それが飽和ハングアップは、1つレールまたはその他のか、あるいは近くの尾のソースは、おそらく小信号には表示されませんが、窒息なっているがあるかどうかを確認する最初の段階でバイポーラを持っている場合は特に、ある種の過渡的なシムを実行してください/直流。
 
こんにちは、あなたはただのみ(添付ファイルを参照してください)ドレイン活性領域ポイントを取得するためにオペアンプのメインカップルトランジスタの電流を測定する。これは、すべてのトランジスタが飽和状態のままになる。のACシミュレーションを行う必要はありません。
 
こんにちは、OPは、1つの懸念主にいくつかの仕様を持っている必要があります。私は、'dは他のすべてのSPECSは私の要件を満たしてICMRのを定義するように。
 
こんにちは、私は今まで見た中でICMRのシミュレーションの1つまたは以下の実用的な複数のメソッドがあります。これは、ACスイープ解析を実行する必要があります。掃引は、最低周波数DC利得に対応するICMの電圧を超えています。のAC掃引差分後。ゲインは、ICMの電圧の関数として分析される。ゲインは、フラットバンド値に対して3dBだけ低下するポイントはICMRののエッジとみなすことができる。よろしく
 

Welcome to EDABoard.com

Sponsor

Back
Top