高速コンパレータ

[chanchg]

私は以下の仕様1で完全差動の高速コンパレータを設計する必要があります。 2.5V 2〜CMIR 1.2V。電圧0.3V 3オーバードライブ。 0.6nsの伝播遅延。 4。 5Vで300Ohmで終了1nsの立ち上がり時間と立ち下がり時間よりも小さい。 5。入力信号周波数は、DCから220MHzのプロセスごとに異なります0.35u CMOSですいずれかが上記コンパレータのためのトポロジと設計手法を提案することはできますか？よろしく

 

[Vamsi Mocherla]

これは高速なので、コンパレータのプリアンプとラッチ型のために行くことができます。

 

[hung_wai_ming@hotmail.com]

0.6nsの（3）伝搬遅延。私は考えていないこの仕様では、uは、単純なインバータに匹敵するコンパレータをarchieveできる、0.35umの単純なインバータを考えて達成することができます？多分スペックが間違っている

 

[rajanarender_suram]

0.6nsプロップ遅延、@ 300ohm負荷と0.35um CMOS上に1nsのTr / Tfはは..うーん私もそのacheivableを思ういけない

 

[MikeR]

どのような解像度のものが必要？あなたのスペックのための二重のフィードバックラッチを使用することができます。

 

[rania_hassan]

私はそれが受信側システムラニアの一部である場合は特にあなたがクロックアンプを使用することができると思う