高解像度のコンパレータのアーキテクチャ

[nijMcnij]

こんにちはすべて、私は、10ビットADCを設計しています、と私は、1.6mVの分解能を達成することができるコンパレータのためのアーキテクチャを必要とする。任意のアイデア、論文、書籍、リファレンス？多くの感謝

 

[bastos4321]

[引用= nijMcnij]こんにちはすべて、私は10ビットADCを設計しています、と私は1.6mVの分解能を達成することができるコンパレータのためのアーキテクチャを必要とする。任意のアイデア、論文、書籍、リファレンス？多くのおかげで[/引用]ラッチコンパレータによってfolowed低ゲインアンプを使用して、出力オフセット補償。バストス

 

[nijMcnij]

アドバイスをuのバストスに感謝、しかし、私はそのスピードを追加することは問題ではない、最大の関心事は、高解像度であり、また、私は本当に物事をシンプルにしたいので、オフセットキャンセルを使用せずにこれを行う方法はありますか。とuなどコンパレータの感謝を設計するための参照をお勧めすることができます

 

[bastos4321]

[引用が= nijMcnij]問題ではないアドバイスのuのバストスを感謝、しかし、私はそのスピードを追加する場合、主要な関心が高解像度である、また、私は本当に物事をシンプルにしたいので、なしでこれを行う方法があるオフセットキャンセレーションを使用して？ U [/引用]まあ、その場合にはあなただけのオフセットを制御するデバイスの領域で再生できるようなコンパレータの感謝を設計するための参照をお勧めすることができますし、これは3シグマで相殺し得るために大規模な装置が必要になることを意味します。大規模なデバイスを使用すると、低い速度とより多くの電力を提供します。次の例のように三森コンパレータを試してみるとオフセットを達成するために、GMとデバイスのエリアで遊ぶことができます。 G.陰、F. Eynde、W.三森、IEEE J.固体素子回路"8 - bの分解能を持つ高速CMOSコンパレータ"、巻。 27頁208から211、1992年2月。バストスPS：ADCでこのコンパレータのアプリケーションは何ですか。通常、パイプラインのコンパレータは、誤差補正ロジックに起因するオフセットがはるかに大きいが必要です。

 

[nijMcnij]

Uバストスに感謝、コンパレータは、10bitの2KSPS電荷再分配SAR ADCのために使用されます。 uが見ることができるように、速度はどのような重要なのは、解像度、何よりもまずですが、問題ではありません。 uは私はこの三森コンパレータで10ビットの分解能を得ることができると思いますか？コンパレータは、67デシベル程度のゲインを持つ必要があります。多くの感謝