高ファンアウト、ないタイミング違反です。

V

vampiresan

Guest
こんにちは人、

自分のために研究の質問です。

もし私が、高いファンアウトされているクロックがないタイミング違反の遷移時間の違反となります。
私はまだそれを修正する必要がありますか?
なぜ?

ありがとう

<img src=¥"http://www.edaboard.com/images/smiles/icon_biggrin.gif¥" alt=¥"とてもハッピー¥" border=¥"0¥" />Vampie

 
私は遷移時間は
、 これでは
、 クロックツリーの場合
、 遷移時間は
、 多くの電力を消費する大規模すべきではないと思うが長い。

 
可能¥性がある。

遷移時間は
、 モデル内の表¥を見て外になります。このシミュレーションは
、 またはSTAに合わせてシリコンれない場合があります。

 
やあ、

の場合)の値は
、 実際のファンアウトの値をどのnet.becauseの
- u問題の罰金は
、 可能¥性のある遅延caluculatingに比べては
、 次のネットの負荷×(小さいと見なされているを与えるのPTのログファイルを参照してくださいタイミングではなく
、 実際の場合には
、 セルの信号properly.so場所は純チップの結果との結果と一致する上でツリー車を運転しないことがあります。

よろしく、
Ramesh.S

 
私はあなたがやるべきだと思う。

私はゴールデンタイムのときの。lib内の行列のうちになると、見て非常に悪い数字外挿し。

 
あなたもしuすべてのファンアウト違反を参照して修正する必要があります。ため
、 ファンアウトの上comprimisingタイミング目標を達成する。

-サム

 

Welcome to EDABoard.com

Sponsor

Back
Top