N
nadhanieal
Guest
私はそれがempty.iがデータを送信する必要があるまで、それが満杯になるたびにFIFOを読み取る必要があるFPGA designs.iに新しい午前nは私の読み取りoperation.iで立ち往生して非同期fifo.Iを使用する必要がありますから1つずつ115200ボーレートでUARTが...私は115200 rd_enつのデータをテスト中statemachine.butを使用しているものとしてrd_clkを与えることによってそれをやったcoming.somebodyは私にこれを渡す取得する方法を教えてくださいされてい