階層のFSM?

D

davyzhu

Guest
こんにちはすべて、私は、階層的なFSMの設計に新しいです。任意の用紙、またはガイドラインの設計階層FSMのはありますか?任意の提案をよろしくお願いいたします!ベストは、デイビーに関して
 
[のURL]のhttp://www.eventhelix.com/RealtimeMantra/HierarchicalStateMachine.htmの[/ URLの]は、このshldする便利なRdgs、アリホープ
 
[引用= bajahaya]このshldに便利Rdgsさhttp://www.eventhelix.com/RealtimeMantra/HierarchicalStateMachine.htmホープ、これをアリ[/引用は]ソフトウェアプログラミングに以上である..何かは、デジタル設計に関連がある/のRTL(VHDLまたはVerilog)?
 
私はすでに設計の階層的なFSMを持って、私は最高のRTLを(VHDLの/ Verilog)をコーディングスタイルを知ってほしい。
 
こんにちは、スミスさんの本を見てください。 FSMは上の章と階層符号化FSMの別のいくつかの段落があります。 242ページ:[urlは]をhttp://www.scribd.com/doc/7307641/HDL-Chip-Design-Using-VHDL-or-Verilog-Douglas-J-Smith-Part-2 [/ URLの]は、役に立てば幸い、パブロス
 
[引用符は= pmatの]こんにちは、スミスさんの本を見てください。 FSMは上の章と階層符号化FSMの別のいくつかの段落があります。 242ページ:[urlは]をhttp://www.scribd.com/doc/7307641/HDL-Chip-Design-Using-VHDL-or-Verilog-Douglas-J-Smith-Part-2 [/ URLの]は、役に立てば幸い、パブロス[/引用]ありがとうpmat ..私は、この章を読み、詳細については、あなたに戻って取得..
 
一般的にいくつかの出力が渡され、入力はその状態の中FSMのための有効にされ、その特定状態から、出力を変更するには、他のミクロネシアから取得されます階層FSMを作る。我々は、内部FSMのための別のモジュールを定義し、最上位モジュールthateのサブモジュールと呼んでいるFSMの例:あなたの状態のS0はには、S0、S1、S2、およびS3ですS1でシーケンスをシーケンスを00-01-11-10生成するいくつかのステートマシンをsupposse 00-10-11-01のように....使用すると、対応するシーケンスを生成するにFSMが含まれていることのためには、1つ以上のFSMを使用してモジュールを起動するための信号をen_s0渡すことができます...のように...あなたは明確にいくつかのポイントにと思っている...
 
ここでの問題は、階層の定義については..皆さんは、1つのマスターFSMは、複数のスレーブFSMを制御するようにそれを理解し..しかし、私は別の何かを問うています..場合は、1つ上の状態は他の低い状態をカプセル化され..その中に複数の小さい球が含まれている球のように。
 
(HTGs)階層タスクグラフをチェックしてください。私はこれらの構造は、しかし私は上の任意の出版物を見たことがない興味のあるものですが正しく理解していればこのようなモデルの論文では、[/ URLの] [URLを] http://www.springerlink.com/content/u5163567856763t0/のですRTLは、このようなことのコーディング。それが可能である場合は、実装しようとしているものに私/私たちの詳細を提供する...パブロス
 

Welcome to EDABoard.com

Sponsor

Back
Top