鏡

G

Guest

Guest
こんにちは、私はミラー現在のスイングを設計ワイドしたい。だから私は図に示すのようにアーキテクチャをこの使用します。しかし、スイングでワイド、Vg1 = Vddを- Vtの- Vov、Vg2 =（Vddを- Vov）のVT - Vov、Vddを関数のすべてのですが、VbgはVddのindepenctです。したがって、このアーキテクチャでは、間違っている。ミラーは、他のアイデアは、についてのこの現在のようなのも、この置き換えできますか？

 
申¥し訳ありませんが、添付ファイルを、この必要があります表¥示するにはログインしての

 
VbgはGND基準の電圧です。これはVddの参照してVbg2されていませんに変換Vbgすることは困難。

 
私はあなただと思うオペアンプのです便利な出力は、接続NMOSを作成maximum.Hopeすることができますがスイングが、写真）が左（のような一定の基準電流を、そのバイアスはPMOSを使用このカスコードを作成する電流を。

 
はい、要件をすることができます満たすあなたの組み合わせ一緒にstructre 2。
contast現在使用してバンドギャップにミラーをしながら、現在の左にある広いスイング

 
私は役に立つかもしれないと思うかもしれません添付図に示す。
申¥し訳ありませんが、添付ファイルを、この必要があります表¥示するにはログインしての

 
マーシェルは書き込み：

私は図の添付ファイルに役に立つかもしれませんが表¥示されることがありますね。
 
yeah.Justはマッチングをお手伝いしたい場合は、しないかすることができます使用するR1とR2。

 
私は保護思うこれら2つのesdのために追加の抵抗をされます。

 
こんにちは、マーシェル、理由のウル回路支店はIrefのになる2つの？利点は何ですか？

 
回路のマーシェルの、私は、バイアスを考えるワット/ Lのは、適切なp1の2倍としてp2を取得し、P4のです。

 
rambus_ddrは書き込み：

私はこれらの2つの抵抗は、ESD保護のために追加されますと思います。
 
、こんにちは
これはです）で使用される- VEのバッファ内のループのフィードバックを提供（に等しいRextさでVは/私電圧Vbg
Rext電圧でので、は定電流通過するしRext定数すぎ/等しいVbg
ので、uは現在この定電流変換はVbgをに一定のPMOSのに渡されると使用さらにミラーです。
、について
ÅのSafwat

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top