配列として入力（ポート）のエンティティに

[woutput]

こんにちはすべて、すみませんが、私の最後の問題を解決するために役立つことができますか？私は、エンティティへの入力（ポート）として配列を持っていると思います。これは可能でしょうか？ yesの場合、どうやって？今のようなものがある：;使用ieee.std_logic_1164.all;使用ieee.std_logic_unsigned.allを、[コード]ライブラリのIEEE - 使用する" - "std_logic_vector利用ieee.numeric_std.allに、エンティティA_SPACタイプがBOUNDARY_INFORMATION_TYPEされる配列は（つまり境界 - std_logic_vector 1 downto 0）（ADDR_SP_BITS + NODE_ID_BITS + QOS_BITS - 1 downto 0）;ジェネリック - A_SPAC（QOS_BITS：整数：= 2; NODE_ID_BITS：整数：= 2; ADDR_SP_BITS：整数：= 8;境界：整数： = 4;）;ポート - A_SPAC（BOUNDARY_INFORMATION：BOUNDARY_INFORMATION_TYPEで; - std_logic_vector（境界線 - 1 downto 0）（ADDR_SP_BITS + NODE_ID_BITS + QOS_BITS - 1 downto 0）;）;終わりの実体A_SPAC、私のため[/コード]か[コード] A_SPACのアーキテクチャSPAC_ARCHのような何かをしたい（1）（2）BOUNDARY_INFORMATIONを開始され

 

[FvM]

型定義は、パッケージで行うことができます。しかし私は、パラメータ化型のパラメータを使用する一般的な方法が表示されません。以下に示すように、パッケージ定義は必然的に別のファイルを使用してはならない、それは、エンティティ定義の先頭に含めることができます。整数：：[コード]ライブラリのIEEE;のUSE ieee.std_logic_1164.all;のUSE ieee.std_logic_arith.allパッケージDEFSは一定QOS_BITSさ= 2;定数のNODE_ID_BITS：整数：= 2;定数のADDR_SP_BITS：整数：= 8;一定の境界：整数は：= 4;タイプBOUNDARY_INFORMATION_TYPEが配列である（境界 - 1 downto 0）std_logic_vectorの（ADDR_SP_BITS + NODE_ID_BITS + QOS_BITS - 1 downto 0）;エンドパッケージDEFSは、ライブラリのIEEE;使用ieee.std_logic_1164.all;使用ieee.std_logic_unsigned.all ; - 使用する" - "std_logic_vector利用ieee.numeric_std.allに、図書館の仕事;のUSE work.defs.all;エンティティのA_SPACは、[/コード]です