過渡解析&差分アンプの他のご質問

U

udintbr

Guest
私は
、 単純な二重の出力との差分ペアを終了している
- = 2.5Vのと、VSS = 0 vdd
-小さな利得(Av = 2)
-入力のトランジスタ(M1の&
 
1 - 1.45V、出力コモンモードでは、そうではありませんが、DCオフセット。この電圧は
、 電源は
、 ダイオード接続された負荷のVgsでのが原因で発生からドロップされます。両方のWとLは負荷のデバイスを調整することで
、 この値を調整することができます。

のでVTは差分ペアのデバイス Veffアクティブなデバイスの カレントミラーNMOSからveff必要がある2 -あなたの選んだアーキテクチャの場合、0Vにヴィックを設定することはできません。場合は、PMOSの差分ペアを使用して小さな抵抗負荷を使用することができるビックの近くに0Vにすることができる場合があります。また
、 トポロジでは
、 レール入力、2入力のペアを、1つのNMOSのペアと別のPMOSのペアを使用しますが、あなたの設計が複雑になるにレールを取得することができますを使用しています。

3 - 2と同じ

4 -あなたの場合もされるPMOSの電源に接続する必要がありますするカレントミラーPMOSの入力ペアを使用すると、コモンモード除去性能¥を達成するため注意してください(あなたの現在の設計ではグランドに接続)NMOSのはありません。

 
TQを4に答えます。本当に役立つ。私は
、 さらにいくつかの質問を受けた。

-それは
、 上記の差分ペア電圧ヘッドルームを消費している何ですか?これはどういう意味ですか?

-私は別の差分ペア設計だが、今回の負荷を4.32図(ラザヴィー、VBのバイアスとPMOSの電流源です(イ))。入力トランジスタはNMOSのです。差分アンプ2つの出力を終了しています。設計仕様電圧:VDD = 2.5Vのと、VSS = 0Vに、= 100uAを号シンク電流とゲインのAV = 100。私が得た(幅/ L)を負荷= 1.5の獲物(maxから)= 2Vの。私は
、 幅/ L入力の利得= GMから計算される知っている(内)*路(ロード)/ /路(内)。方法のroの値を決定する?

TQを。

 

Welcome to EDABoard.com

Sponsor

Back
Top