連続時間でオペアンプの帯域幅の要件は、フィルタ

C

carl_chao

Guest
こんにちはすべて、私は連続時間（アクティブRC）のフィルタを設計しています。入力信号が20MHzの最高速度を持っています。私はこのフィルタの設計する必要があります最小オペアンプの帯域幅ですか？事前にありがとう！ [= 2サイズ] [色=＃999999] 23分後に追加されました：[/色]の[/サイズ]は、私は、入力は、20MHzの帯域幅を持つもの。
 
GBWを、ループ利得（AOL）を確認するには（ワット= 20 MHz）を入力信号の@最高周波数を維持する必要があります。 AOLの= GBWがたとえば/ワットは、開ループ利得要件= 46デシベル（〜200）次に、あなたのGBWが> AOLの*ワットGBWが>（200）* 20e6 GBWが〜4 GHzのよろしくラメシュ
 
これはフィルタの周波数、目的の特性に依存しています。 GBWがフィルタ特性を歪めて一般的に限定されたアンプです。このフィルタは寸法にある程度考えられるかもしれませんが、それはフィルタリングの正確な動作を達成することができない可能性があります。大腸菌gのフラットベッセル、またはガウスフィルタのピークとオーバーシュートタイムドメインで表示されることがあります。 100 MHz以上のGBWが20MHzのフィルタの一般的ことをお勧めします。
 
ありがとう构造FVMとrames、はい、私はオペアンプのUGBは、フィルタの適用（特に歪み）の要件によって決定されるべきだと思う。 UGBは20MHzで、低すぎる場合はオペアンプの利得もクローズドループを作成する（thstは、フィルタ）の効果、そのピークは高周波成分につながる低されます。そのため、オペアンプUGB設計は反復プロセスのようなものです：仕様を渡す場合オペアンプUGBは、（電力を節約するために）減少常識で開始（5回フィルタの帯域幅の要件など）の値は、回路をテストするには、、そうでない場合、それを増やしてください。正しい私は私がここに間違っている場合。 rames、私はあなたがミス私の質問を理解してと思う。
 
あなたが心配アプトすべき2つのものがあります。 1）オペアンプのGBWは極/ゼロ周波数は、（フィルタから生じる）に影響します。あなたはverilogAとしてオペアンプをモデル化することができる（のVerilog - AのGBWがパラメータを含む）やフィルタ特性をシミュレートする（Verilog - Aのオペアンプ）とGBWを選んだ - 極には影響しません/ゼロ周波数2）歪みの要件よろしくラメシュ
 
[引用符がcarl_chao =]こんにちはすべて、私は連続時間（アクティブRC）のフィルタを設計しています。入力信号が20MHzの最高速度を持っています。私はこのフィルタの設計する必要があります最小オペアンプの帯域幅ですか？事前にありがとう！ [= 2サイズ] [色=＃999999] 23分後に追加されました：[/色]の[/サイズ]は、私は、入力は、100MHzの20MHzの[/引用]の帯域幅を持つ意味
 
こんにちはjecyhale、あなたの関係を（式）は、要件にオペアンプの@ GBWが到着した方法を与えることはできますか？または私達はちょうど（GBWは始まる任意の分と）オペアンプのVerilog - Aのモデルに依存し、ポール周波数の変化を観察し、GBWを変更ポール周波数は、varしないものと（最終的に@スイートスポットに到着する）。おかげで、Rameshさん
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top