質問プルダウン抵抗値をから手を引く>

[explorick]

図については本添付次のように記載のテキストです：
"プルダウン抵抗値のプルアップ"しきい値であるロジック回路が快適に電圧を作成する以下の駆動に十¥分なしかし低さ回路の十¥分に高い制限する消費電力0
私には理解donotなぜ十¥分低い必要がありますプルダウンのvlaue。何が電圧降下の抵抗値（れる場合を除き、0）ダイオードマイナス電圧とされる入力。次に、どのように価値の高い抵抗の代わりに、抵抗の低値がしきい値0のロジックが回路駆動作成電圧ですください。

 

[Guest]

申¥し訳ありませんが、添付ファイルを、この必要があります表¥示するにはログインしての

 

[构]

問題は家族の論理接続の仕様を考慮せずにできないことが答えた。これは、実際、それらの多くで動作します。

discussion is only understandable when you know, that logic families as TTL have an input current.

十¥分
低い 議論
は知っている場合にのみ理解ときは、そのロジックファミリの電流を入力としてTTLがあります。

 

[explorick]

TTL入力するにはどうが接続され、それが発生した場合。どのように電流が抵抗の影響は、ゲートのTTL描画される？

 

[subharpe]

私はこの考えのようなものですが：

1。条件1：

時の入力のいずれかが高くてハイになっている出力は。条件では、このダイオードの抵抗は、前方の高い十¥分上昇する必要がありますする電圧が出力できるようにより小さいに抵抗を引くダウンします。

2。条件2：

両方の入力が低い出力が低いことになっている。れ、次の段階では下にこの状態が駆動するためには、作業を次の段階の電流が流れることを必要とするいくつかの最小にするからプルダウン抵抗。0の場合=抵抗は、高非常にドロップ全体がため、B = 0の電流がステージの横が高さ、高出力を十¥分に向ける。抵抗プルがダウンしてそのマージンをノイズこの改善はするのに十¥分することが低い。

これは、マージンであるため、トレードオフの適切なオフの間のO / pのレベルのノイズの改善。

 

[explorick]

ありがとうSubharpeと构造FVM。
私はこれを持って、別の関連クエリを表¥します。家族たびのTTL 0入力するためのロジックが、そこにゲートのうちは流れているいくつかの基本電流。transitorですが、逆PNPトランジスタのバイアスのうち電流または？素材はありますか何か簡単な、家族のロジック詳細についてのTTL？追加分後42：情報はガット： http://en.wikipedia.org/wiki/Transistor-transistor_logic

 

[Audioguru]

TTLゲート古い入力のトランジスタのNPNですエミッタ。その最大電流が低いが1.6ミリアンペアです。LS - TTLとは異なっている。
0.4V以下は、オーム良い有効なロジックロー250の値は電圧ので= 0.4V/1.6mAプルダウン抵抗必要があります。