質問のViterbiデコーダ

C

chuenwan

Guest
のK = 7、コード1 / 2
我々は減算を加算器/状態を必要とする64 CSAを、並列のフルサイズのビットは11。

設計は、このです大きなそれをも?

に私の参照用のソ¥ースも?

『THX

 
試してみる場合はwww.opencores.org。私はデコーダがリコールvirterbiそこにあった。

 
日与えるカップルのニュースを私に、私はCDから私の掘り起こし、それを。

 
SIMD型ビタビ復号コードは、エラー訂正の人気特定提供するライブラリ関数をデコードします。

バージョンの長さはサポートして2つのコードを:レート1 / 2、制約7(はr = 1 / 2、kは= 7)コード、およびr = 1 / 2、kは= 9コードです。各デコーダの4つの実装が提供されます。
1つは、移植性がでC環境のCはGNU必要があります実行内の任意の。

他の3つを使用IA32のSIMD型(1つの命令、複数のデータ)命令セット:MMXは、SSEを、およびSSE2。のkのバージョンはSSE = 7デコーダ3 -実行時〜9のPentium 1GHz以上のメガビット/秒に。

私はデコーダビタビこのソ¥ースをしなければならないアップロードの一部。
申¥し訳ありませんが、添付ファイルを、この必要があります表¥示するにはログインしての

 
私はCDからvirtebiを見つけることができた。私は助けることを望んで、これが。
申¥し訳ありませんが、添付ファイルを、この必要があります表¥示するにはログインしての

 

Welcome to EDABoard.com

Sponsor

Back
Top