財団4.1ザイリンクス回路

[OvErFlO]

回路とザイリンクス財団4.1シミュレーションどうすれば？（ある）パッケージされていない任意の
私は存在して覚えている財団は、2.1は...どうすればよいのですか？

*****************************************
追加ポストこれににお願い情報を行うことが有用ている場合は返信しない限り。感謝

 

[Guest]

[No message]

 

[knavekid]

あなたはそれで行く必要があるシムを*モデルのようなものです。これは、含まれているFoun * dationのISE 3.1iおよび4.1が、それは、CD別のものに。のCDのISO 4.1、それを持っていないと思います。ISOをlSimの*試しに検索モードと、そこから移動します。

 

[OvErFlO]

私はPEと5.5 SEのあるmod *エルスを*イムが、これは....をNXはしていないチップXIを*李*あなたは私を助けて...Tnx ...
私はXEを知っているバージョンが、それをだippossible fint ...

 

[OvErFlO]

私はPEと5.5 SEのあるmod *エルスを*イムが、これは....をNXはしていないチップXIを*李*あなたは私を助けて...Tnx ...
私はXEを知っているバージョンが、それをあることは不可能¥fint ...

 

[Froed]

ているのModelSimのバージョンを、使用する任意の。

には）つまり、後に配置し、ルートレベルをシミュレートするゲート（

ネットリストをVerilogの記述を。

その後、コンパイルの選択に使用ザイリンクスあなたのライブラリーの技術です。

このライブラリの設計を負荷し、することができますそれをシミュレートする

 

[ElekPK]

私はデザインのレベルのをシミュレートゲートデザインザイリンクスが使用されるマネージャを生成するためにModelSimを使用するVHDLファイルを

選択デザイン- >オプション- >シミュレーション- >汎用VHDLの
次に、オプションを編集を選択- >シミュレーションデータのオプション- > VHDLの。デザイン入力データをシミュレーション確認関連付ける
名前は=名前のVHDLネットリストシミュレーション）timesim.vhd例えば、ファイルに生成される（
今、あなたは、ディレクトリがxilinxvhdlsrcsimprims VHDLファイルをすることがですることができますファイルを重要なも必要。とvlibシンプリム）（確認のライブラリシンプリムをでModelSimのコンパイル、simprim_Vcomponent.vhd simprim_VITAL.vhd図書館このsimprim_Vpackage.vhdする。今、あなたは、デザインのレベルのことをシミュレートゲート。