警告:XSTで:1290 -階層ブロック<d_ff0> unconです

S

sriramsv

Guest
こんにちは人、

私のエラーが以下の合成時になっている- XSTのWebPACK 8.1iはインチ誰でも何をすべきか教えてもらえますか。私のプログラム中に構¥文エラーがあります!警告:XSTで:1290 -階層ブロック<d_ff0>ブロック内の未接続のままです<encoder>ここに私のプログラムです

モジュールのエンコーダ(mesgは、CLK)の;
入力[15:0] mesgは;
入力CLK;
/ /出力[15:0] Cwdを;

ワイヤー[15:0]問;バッファすなわちD_FFから/ /図書館/ p
ワイヤー[15:0] s_p;シリアルから/ /図書館/ pシフター平行して

DFF d_ff0(mesgはは、Clk、q)の;
SPのs_p0(質問には、Clk、s_p);

endmoduleモジュールDFF(三井造船、clkd、q0);
入力[15:0]三井造船;
入力clkd;
出力登録番号[15:0] q0;
常に@()clkd posedge
開始する
q0"=三井造船;
終わり

/ / SPのs_p0(質問には、Clk、s_p);
endmodule

モジュールのSP(q1に、clksp、s_p0);
入力[15:0]のq1;
入力clksp;
出力[15:0] s_p0;
] TMPを[15:0登録番号;
/ /線[15:0] s_p;
/ /線[15:0] mem_in;

割り当てるs_p0 = TMPを;
常に(posedge clksp)を開始@
TMPを=(TMPを[14:0]、q1に);
終わり

endmoduleありがとう

 
そのメッセージは警告ではなく、エラーになります。ただし、エラー後に発生します:

エラー:地図:116 -デザインは空です。
いいえ処理が実行されます。あなたの"エンコーダ"モジュールは出力しています。それゆえので、離れて、d_ff0とs_p0と一緒に最適化され何もしません。

 
Tanx。私は、今は私の"Generate予¥測シミュレーションの結果"私は
、 エラーを示していますが
、 問題が解決:

#**エラー:(VSIMアプローチ- 3036)'/ encoder_tbw / UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTののインスタンスの深さ/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの'は75です。
再帰的なインスタンスと仮定する。#リージョン:/ encoder_tbw / UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの/ UUTの#読み込みエラーのデザイン読み込みエラーのデザインエラー:VSIMアプローチに失敗したテストベンチの注釈をシミュレートするしかし、"シミュレートする行動モデル"のモデルとシムを開いて私へのパラレルシリアルシフタからは、O / Pを示しています。どのように是正するために教えてくれることも!!ここに私の修正コードです

モジュールのエンコーダ(mesgはは、Clk、s_p);
入力[15:0] mesgは;
入力CLK;
/ /出力[15:0] Cwdを;

ワイヤー[15:0]問;バッファすなわちD_FFから/ /図書館/ p
出力[15:0] s_p;シリアルから/ /図書館/ pシフター平行して

DFF d_ff0(mesgはは、Clk、q)の;
SPのs_p0(質問には、Clk、s_p);

endmoduleモジュールDFF(mesgはは、Clk、q)の;
入力[15:0] mesgは;
入力CLK;
出力登録番号[15:0]問;
常に(posedge CLK)の@
開始する
質問"= mesgは;
終わり

/ / SPのs_p0(質問には、Clk、s_p);
endmodule

モジュールのSP(質問には、Clk、s_p);
入力[15:0]問;
入力CLK;
出力[15:0] s_p;
] TMPを[15:0登録番号;
/ /線[15:0] s_p;
/ /線[15:0] mem_in;

s_pを割り当てる= TMPを;
常に(posedge CLK)の開始@
TMPを=(TMPを[14:0]、q)を;
終わり

endmoduleありがとう

 
あなたの新しいコードをきれいにコンパイルされます私のISE 8.1iは、およびModelSim。たぶんあなたが正しくツールを動作していない。どのモジュールが上位のモジュールは
、 ツールに指示することを確認してください。私はProject Navigatorのようなので、私のmakefileを使用してコマンドラインからツールを実行しないでください。

私は、任意のシリアルが表¥示されないのパラレルシフトレジスタ。ため
、 質問は16ビット幅は慎重に見て、このステートメントを単純にコピーtmpにとq:

TMPを=(TMPを[14:0]、q)を;

instead of =
inside the clocked always block.

また、使用する必要があります "=
の代わりに
、 クロックは
、 常にブロック内部です。

あなたのメッセージを編集して
、 ロング/ UUTの/ UUTの/ UUTの文字列を短くします。本当に広いこのWebページのことです!

 

Welcome to EDABoard.com

Sponsor

Back
Top