F
flysnows
Guest
論文：この論文は、8ビットを示す8ビット150MHzのCMOSのADコンバータ、5段は、インターリーブ、差動ペアとソースの信者のような開ループ回路の手段としてだけでアナログ処理を行うADCをすることにより、高いコンバージョン率を達成するためのパイプライン。 "補間を摺動"の概念は、コンパレータまたは段間ディジタル - アナログコンバータ、残渣アンプ多数の必要性を除去するために提案されている。パイプラインは、サンプル＆ホールド機能で直線スピードのトレードオフを緩和するようにステージ間のサンプリング配布が組み込まれています。この作品は、インターリーブされたシステムではタイミングのミスマッチの問題を抑制する"クロックエッジの再割り当て"のテクニックを紹介します。また、順序を無視できる程度に速度やパワーペナルティ、"reinterpolation"法を提案しているとの積分非直線性誤差（INL）を削減する。