誰もがSPIのIntを介してFPGAからProSLIC si3210にアクセスした

[sudhirkv]

私はデザインにSI 3210 ProSLICを使用していると私は完璧な1.024MHzのCLKを持っていけない、代わりに私は私の入力1.0204 MHzの50MHZ CLKからクロックを導出し、私はProSLICにアクセスすることはできませんよ。私はProSLIC初期のドキュメントを見て、それがステートマシンを介してのように私は手順を追った。しかし、まだSI 3210のSDOラインはハイインピーダンスになります。 PCLKとfsyncは位相である。私は私の設計で別々の1.024MHzのclkを有することですべての問題を持っていけない。私はproslicのSPIへのアクセス中に集中しなければならない何かがあります。事前に感謝

 

[echo47]

私はProSLICに慣れていないんだけど、ザイリンクスのFPGAは、除算-20カウンタに続いて2 DCM周波数シンセサイザ（各25分の16の比率のために設定）、カスケード接続することにより、50 MHzのクロ​​ックから1.024 MHzを生成することができます。 50 MHzの* 16/25 * 25分の16/20 = 1.024 MHzです。

 

[sudhirkv]

私は、ラティスXP FPGAのDCMを持っていけない