設計制約の仮想クロックの説明を私に概念

[dak-ju]

こんにちは誰がデザインを制約するのを私に仮想クロックの概念を説明することができますか？よろしくして、Dak柱

 

[dolby.yang]

我々は、DCを使用する場合は、CLKは実クロックと仮想クロックで構成され、実クロックは、そのソースを持って、仮想、そのソースを持っていません、私たちは、リファレンスクロックとして仮想使用して、入力および出力の相対的な遅延を定義できますが、それ櫛ロジックを制約するのも便利。

 

[no_mad]

仮想クロックのための追加情報は：代わりに制約ウルコンボブロックset_max_delayに使用しての、uはすることができますは、DCのランタイムとメモリ使用量を減少さは、仮想クロックを使用set_input_delayとset_output_delayを使用することができます。ホープ、このことができます：）

 

[silverbyte]

あなたは、この説明をどう思いますかのhttp://loxos.blogspot.com/2005/04/...rtual-clocks.html [/ URLは]で仮想クロックに良い記事がありますか？

 

[dBUGGER]

[引用= silverbyte]は、h ** pで仮想クロックに良い記事があります：あなたは、この説明をどう思いますか/ / loxos.blogspot.com/2005/04/timinganalysis-why-virtual-clocks.html [/引用]こんにちは、yaのが良いでしょう。しかし、あなたは仮想クロックと関連付けることはフリップフロップと同じ宣言しない方法を教えてください。よろしく、

 

[dak-ju]

[引用= dBUGGER] [引用= silverbyte]仮想クロックに良いポストは、h ** pではありません：あなたはどう思いますか/ / loxos.blogspot.com/2005/04/timinganalysis-why-virtual-clocks.htmlこの説明は？[/引用]こんにちは、yaのが良いでしょう。しかし、あなたは仮想クロックと関連付けることはフリップフロップと同じ宣言しない方法を教えてください。よろしくは、仮想クロックを定義こんにちは[/引用]、簡単です。以下のようにしてください：create_clock名"clk_virtual" - 周期波形{0 x}をよろしくは、して、Dakジュ

 

[eeeraghu]

create_clock名"clk_virtual" - 周期波形{0 ×}これは結構ですが、私はそれが可能な他のEDAツールでそれを使用する場合、このコマンドは、デザインコンパイラ、何についての他のEDAツールで使用されて信じますか？

 

[spauls]

仮想クロックが組み合わせロジックを制限するために使用され、することができますも、制約のI / O WRTを仮想クロック、リアルタイムクロックのレイテンシを取得するために。

 

[beckchm]

これは、組み合わせロジックです。

 

[jasonkee111]

私は実際にそれを理解していないです。いくつかの図と説明を提供することができます。あなたの努力に感謝する。おかげで