設計プロセスを高速化するためのアイデア - アレグロとキャプチャCIS

[eswar_babu77]

いずれ私たちはアレグロで設計プロセスを最小限に抑える（レイアウト）とキャプチャ（回路図）とそれらを共有したいことのできる何か提案があればこんにちは皆、私は彼らに感謝されます。以下のような。 1。我々は同じパラメータを持つ複数のモジュールを持っている場合には、我々はコピーを使用することができます+それらを作成するためのペーストオプションを。 2。バスのルートオプションを使用すると、我々はルーティングの時間の一部を縮小する際に使用する複数の方法です。私が間違っている場合私を修正してください。

 

[v_kumar]

あなたが1よりも2回以上繰り返しコンポーネントの同じブロックを持っている場合こんにちは、レイアウトでは、firt 1つの2の配置ファイルをエクスポートする）次の方法でこれを行うことができます）開いているExcelのとcortinatesとreferances 3を修正する）輸入より再び。 4）あなたは座標に応じていくつかの他の場所で最初のもののためにした方法で配置された別のbolckが表示されます...

 

[richardLC]

もし、"コピー+貼り付け"を必要としない、という考え方さらに悪化"は、Excelを手動で座標と参照を変更する"。 ：）CIS /アレグロは、デザインのための非常に良い"再利用"モジュールのサポートをしてキャプチャ。ソフトウェアのヘルプ/ドキュメント内のキーワード"RE - USE"をチェックすると、より多くの"プロ"の方法で迅速に作業を行うことになります。

 

[Rame]

こんにちは、私はパッドのレイアウト、お使いの話は"物理的な設計の再利用"と呼ばれる概念を使用してください。私はアレグロでチェックし、それは"設計の再利用"と呼ばれ、私もそれを通過する、 http://www.cadence.com/datasheets/...です...とにかく、詳細についてはリンクを確認してください...よろしく、Rameshさん

 

[eswar_babu77]

こんにちは皆、あなたの提案をありがとう。私は、すでに設計の再利用の方法に取り組んできました。私はuの人は、他の方法で私を理解思う。申し訳ありませんが、私の質問ミスのガイドuの人の場合。私のメールでは何を私メンターいずれかが我々は、設計サイクル時間を短縮することができ、共有したいから似たアイデアがある場合はそうすることができる、ということです。私のメールに私はちょうど私達が設計を再利用することによって時間を節約する方法の例を与えた。私が今明らかに午前願っています。再び私はウルの提案のためにuのすべてを感謝し、新しいアイデアを歓迎する。