C
chris_li
Guest
こんにちはGuysは、私は、チップ全体を駆動する"クロックジェネレータ"を含むデザインを（PLLなし）、だ。 "クロックジェネレータは、"特にない分周回路が存在しない、つのクロックのルートを持ち、異なる論理回路を使用して、多くのクロックを生成！言い換えれば、このサブブロックが、組合せ回路における唯一の論理ゲートは単純ではない見て！上記のように、私はルートから生成されたクロックへの各クロックの分散パス上のすべてのゲートを整理し、クロックのシンクCTSとして、それらをしないと宣言するかどうか疑問に思う？おかげ。