複数行文字はレジスタをクロック駆動

[cnspy]

各位：

設計では、私は、クロックを持ついくつかの派生とクロックレジスタとして1つを使用して選択してマルチプレクサを。しかし、私は、コンパイラのRTLで合成して。私はメッセージを持ってこれらの

次の連続クロックピンはクロックを持つ複数の
それらを駆動波形を示します。タイミング解析は、すべての使用されます
波形の悲観的なほとんどの決定
タイミング制約。ピン属性'propagated_clocks'
で使用されているクロックができることが分析するために使用
各クロック端子です。
u_ebifは/ addr_cnt_reg [0] / CPは（df4qpdv/CP）
u_ebif / 1はaddr_cnt_reg [を] / CPは（df2qpdv/CP）

場合、このものにすれば私は？
するときにそれに対処する方法やってsyntheisze？

事前に感謝します。

 

[JesseKing]

することができます合成2 clksでの1つは多分

 

[cnspy]

返信あなたのおかげです。しかし、私はまだそれに対処するのかわからない方法を示します。

スクリプトでは私、私はレジスタ選択1つのクロックソ¥ースをするMUXの値を選択し、信号のある設定します。

 

[Guest]

[No message]

 

[claint]

使用set_case_analysisはPTまたはDCの問題のいずれかのことを解決する。グッドラック！
Claint

 

[spauls]

、ネット）を解析する場合に（ゲート実際の後に見て
検証のための可能¥性がありますcheck_timingしなければならない場合はしています。

 

[haosg]

、printvarになる変数名）がtrue複数使用することができます-あなたは（1 - regをクロック設定
DCおよびptはそれを希望世話を自動的に。

またはset_case_analysisケースを悲観的な心の奥に行う合成するが、2つのモードで行う安定。