複数のFPGAデバイス

[jdhar]

やあ、

私は自分のFPGAのプロジェクトのため
に、 JTAGインタフェースを構¥築することを望みます。現在、私は25ピンのパラレルポートのケーブル
は、 ボード上のヘッダにはFPGAを使ったりし、 3.3V
から 5Vからそれをシフトするレベル変換回路を予¥定している。しかし、これは
、 1 ）余分な回路は
、 基板上のJTAG接続だけで、必要な2 ）私は一度に1つのボードを使用することができるとの問題。そのためには、私として2
〜 3小さく ヘッダ（ 5x2は
、 25ピンケーブルの一方の端を別の板でparport 、ビルドする）は
、 複数のボードに接続できるようになる。これらのヘッダ信号の2セット- 1 ' 'ハードのJTAGには
、 FPGAのJTAGの信号
に接続すると、 1 'は、 ユーザーに接続
の 設定ソ¥フトのJTAG信号の定義は
、 FPGAを 供給する必要があります。ソ¥フトのJTAGチェーンネクサス5001通信
用 のプロセッサ
など を使用している。上のFPGAの
だ 。

これについてはどのようになるのでしょう
か ？* otel
人の nanoboardまたはLiveDesign評価ボードここに手助けになるはずPのすべての知識を持っている方。私 だけのTDIを1つのヘッダーのTDO接続することはできますが
、 次のように
ですか ？は
、 ソ¥フトのJTAGチェーンこの作業も？

、 ジャイありがとうございました。

 

[Buriedcode]

こんにちは、私だけの経験があるCPLD
は 、私が正常にダウンロード用チェーン。同様に、 'ドングル
の TDIは
、 FPGAの
の のTDI
にし ている
から、 次のFPGAは
、 FPGAの
のの のTDI TDO
など 。残りの接続（ TCKを、 TMSの
は 、
圧力水原子炉は 、 GND間）
を 並列にしている。

しかし
、 このCPLD
の は、 FPGAの設計を保持するために
、ダウンロード して
、 FPGAの電源投入時に負荷ボードのメモリには、上を使用するためのものです。私は
、 本当に問題はないの場合、
これらの チップにするか
、 FPGAの動作そのもの気温（私は間違っていることを設計のJTAG instaed 、私が推測するのFPGA
の 経験がない） 。

ところで、 FPGAを使用し
ているの は何
ですか ？ザイリンクス
は 、 ltera 、ラティス
@ ？ ？

とにかく、あなた
の 記載レベル'を基板上にシフトするか、それは'ドングル' （ダウンロードケーブル）
とは何ですか ？これを簡単にリボンケーブルをドングルは、各委員会の3,4以上が出てくる可能¥性があると
、 これらのFPGAへの直接行く/メモリ、 lelvel場合
、または バッファ回路は
、 ドングルの中にシフト
しています 。そして
、 私は上記
のSID は、配線の
シンプルさ と
4 は
、 ワイヤから
、 同じ接続、とのTDI 、 TDOだけループ
している 。でも
あなた は
、 チェーン（ 1,2,3など）のリボンケーブルにラベルを確認してください。

申¥し上げたとおり、私は専門家は、
よ
BuriedCode 。

 

[jdhar]

私 は
、リボン ケーブルは
、 以降は、なぜイム'は
、 レベルシフトとは連鎖のJTAGボードをリードしている厄介な
の が飛ぶのレベルは
、 掲示板には
、私 の設計をされる
んだ シフト-したくない。私
は さらに
、 この方法otelチェーンP *動作します
が 心配
です ね。追加18秒後：ああ、私
の サイクロン@ lteraを使用し
ている