組合せループコンパイラのRTL生成された

[seanigang]

こんにちは！コンパイラの中にRTLシンセシス使用して、組み合わせループがデザインで私のことがわかった。というファイルがどのようなログ、このツールは、それらを無効にインスタンスを削除いくつかの階層し、ブレーカを追加ループ。私はネットをしたシミュレーション生成された波形の出力がエラーをします。今、私の質問があります：

-何無効になって/発生する実際のハードウェア回路が、これらの組み合わせされたループは？モジュールをしない、信号をツールが削除すると、インスタンスがループ組合せ含まれては？

これらのことの権利を作成する方法-任意のヒント？すべてのヘルプは感謝しています深く。TIAの

 

[Guest]

[No message]

 

[aravind]

こんにちはSeanigang、
組合せループが）のP / Oをpはアーク（1 /れ壊れて追加することによってバッファをと壊れた。これは、目的のタイミングです完了です。れるかを挿入コムをRTLのエンジンコンパイラのタイミング。ループブレーカ。

がくしとの関係はありません。/信号インスタンスの削除を/モジュールループブレーカが。

属性を次のplsは使用してインスタンスのために削除を制御する

set_attrのdelete_unloaded_insはfalse /
set_attrはfalse delete_unloaded_seqs /

感謝
Aravind