約自動的にテストベンチ作家

N

nmtr

Guest
今、HDLのsimuliation（VHDLおよびVerilog）に、テストベンチは非常に重要です、私が使用して同期@ DのTE * stbencherは、Pro * Windows OSで自動的にテストベンチを生成するために、それはそれが動作し、Solaris OSで正常に動作しません。遅すぎる悪いと実行します。誰もが自動的にテストベンチを生成するための新しいツールは、WindowsまたはUNIX OSの両方ウェルカムです。を導入することができます。ありがとうございました。
 
私はツールはWin環境で良いかもしれないと思います。あなたは、Pro *シンク@ DのTE * stbencherをアップロードしてもらえますか？私はこの問題を見つけるために試すことができます〜〜です。
 
こんにちは、私は最善の方法は私たちの手でテストベンチを記述することだと思いますnmtr。と発電機だけでベンチの枠組みを生成することで、詳細の刺激が含まれていない。
 
linuxluoに同意します。あなた（このトピックでは、第一ポスター）は、 "自動的に"とはどういう意味ですか。よく、自動テストベンチ生成器は、少なくともテストベンチを作成するために、そのテンプレートをインスタンス化するだろう。さらに、それは次の機能の一つ以上を持つことができます。（a）（b）のタイミング図からバス機能モデルを作成します（より良いかもしれない、ATEのような方法で刺激し、その結果テスト（自動試験装置）を作成するためのタイミング図を読む（）参照モデルを作成するための機能のようにc）のベクトル（金色の）ファイルを簡単に作成/変更（d）は、プログラミング（BFMを作成する）これらのすべては、手で行うことができます。個人的に手動で（セルフチェック、またはプロシージャまたは何としてBFMを使用して）テストベンチを作成することによって、独自の形式のいくつかの奇妙な説明を変更するよりも再利用可能な技術がある。 the_penetrator©
 
あなたは何があるATPG（自動テストパターンジェネレータ）、そこにこのようなツールである私に言うことができる
 
チップ製造の最終段階であなたのネットリストを検証するためのテストベクトルの大規模な番号を生成する超非常に高価なツールを提供します。まだ強力な標準が存在していませんATPGのため、各ベンダーが独自の機能を提供します。費用は、それらのいくつか50,000ドルである。 （生産レベル）などがこのフォーラムで使用可能になった場合に私は驚いただろう。 the_penetrator©
 
ASICの支配的なATPGツールは本日、シノプシスのTetraMax '、およびメンター·グラフィックスのDFT顧問/ fastscanの'である
 
10倍多くのあなたは私の障害のシミュレーション·ツールについて何かを伝えることができます
 
NO、ATPGは正確にあなたが望むことではありません。これは、テストパターン（ベクトル）生成ツールです。それは、IC試験装置を介して鋳造から放出されるICをテストするために使用されます。テストに合格した場合は、返されたICは、あなたのネットリストとしてfunctionllyと同等であることを意味します。 AloughそれはいくつかのDFT挿入機能を持っていますが、それはあなたのネットリストの機能が正しいかどうかをテストするテストベンチ作業を行うことはできません。私は、アロエベラが良いテストベンチ自動化ツールです、あなたはそれを試すことができます聞いたことがある。しかし、あなたはまだ多くの手で書くcodding作品を行う必要があります。
 
こんにちは、私は、SYN * psysからアロエベラを使用しているCatKing。私は、アロエベラがmdelding BFMするための強力かつ便利なツールだと思いますが、それは初心者のために困難です。私はそれを学ぶために7日間費やして、いくつかの機能を習得することはできません。とアロエベラのatuoジェネレータ機能は、Windowsプラットフォーム上でACtivehdlと同じです。私はそれが非常に便利な機能だとは思わない。
 
おかげですべての。検証は、SOC時代にespicallly IC設計における重要な作業ですので、私は、テストベンチgenertorにcocernedています。私はそれについていくつかのdocumentmentsを読みました。アロエベラのようないくつかの特別なHVL言語は、誰かや企業表彰で、OVLはあまりにもコメントアウトされています。いくつかの形式と機構のツールを確認します。それらのいずれかは、検証指向のベクトルなしです。私はそれらのツールや作業はRTLコードエンジニア以外の特別なテスト·エンジニアに属していると思います。 RTLコードのエンジニアが自分でそれらを記述する必要があれば、仕事はひどいです。私はtestbecnchを書くのテスト作業は、RTLコードのエンジニアによって行われますどのくらい（私は学生です）ICの会社で知りません。私の意見では、コードエンジニアはベクタまたはvectrolessed大きなコンポーネントのenginerrをテストすることによって構築されたtestbechsを使用します。小さな部品のために彼が手やシンク@ dのtestbenchPROのようないくつかのツールで、自分でいくつかのvertoredテストベンチを記述することができます。すべてのコメントを歓迎します。
 
HyperFaultフォルト·グレーディング CADからwww.silos.com またはVerifault-XL * NCE - WHIはVerilogフォルト·シミュレーションで働いている誰もがある
 
[引用= nmtr]おかげですべての。私はそれについていくつかのdocumentmentsを読みました。アロエベラのようないくつかの特別なHVL言語は、誰かや企業表彰で、OVLはあまりにもコメントアウトされています。いくつかの形式と機構のツールを確認します。それらのいずれかは、検証指向であり、ベクトルせずに[/QUOTE] ------------------------------------ ------------------------ nmtrこんにちは、あなたが検証に関する文書をアップロードしてくださいことができます、それは非常に興味深いと思われる。事前に感謝します。 ：ロール：
 
www-2.cs.cmu.edu/afs/cs.cmu.edu/project/modck/pub/www/pubs.htm
 
それは誰にでもありませんが、私が書いたこのTcl / Tkのテストベンチ·ジェネレータは、非常にうまくテストベンチシェルを実行します。私はヘルプ機能に言及するようにあなたがそれを好きではない場合、ねえ、あなたはソースを持っています。楽しむ
 
ここでuはよくそれだけでテストベンチの概要ではなく、刺激や他の主要なものを作成し、最大クロック·ジェネレータ点で最大、それも事前に定義された点点で最大に役立ちますが、上記の自動テストベンチ生成を生成するためにPerl言語を使用することができます。ラグーに関して
 
私はテストベンチに関するいくつかの疑問をHAV ...我々は、波形のシミュレーションを行うことができれば.... yを我々は、テストベンチ実行する必要があります？に関しては、SP
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top