私

[Guest]

5に割り切れるの設計ステートマシンを数入力シリアル。（もし5数がで割り切れる101、1010、...）出力1。

 

[Guest]

[No message]

 

[xischaune]

あなたはコードを必要といくつかの？？？または単に状態図、またはワット

 

[shiv_emf]

ハイ
rを番号が....バイナリ表¥現のBCDフォーマットまたはunsigned例のいずれか...uはビット3 shudチェックを最後に...いるかどうか、彼らはrとして"1"の出力を与えるし、000または101

 

[shiv_emf]

誰かが同意私は.....ていると答えた削除nこのためええ
ケース8（1000）...000は、喜ぶべきことです塩基！
shud b fallowed BCDの可能¥性がありますb

 

[Guest]

私に良い回路イットルをすることをお勧めすることができますすることができます....あなたは私がする場合の図をしたいだけの状態にする場合

 

[nand_gates]

私は数ヶ月ここに同じ質問を投稿コードのために。
ここに私は再度投稿しています。
ビットストリームを登録がランダムでどのウルシフト無限である。
ここでは、図perpose私は同じで、ある撮影128ビットのシフトレジスタです
レジスタシフト適用さ無限ビット。
アイデアはここでは簡単です。私たちは知っている10進数そのためno.sてください。両端で
0または5の倍数5。私達はちょうどno.s.のbianaryアイデアを拡張し、この10場合
Binayが相当ない。5桁の位置に割り切れる0または5で最後にしています。
参照してください行動いずれかの次のコードが、あなたは、RTLことでそれを変換する簡単！
この情報がお役に立てば幸いです。

コード：

モジュールdivisibleby5（）;

127:0] my_reg [regの。

4:0] bcd_lsb [regの。

divisible_by_5 regの。

レッグCLKの。

レッグ騒音;初期の開始

CLKの= 0;

騒音= $ランダム;

my_reg = 128'h0000000000000000;

bcd_lsb = 0;

divisible_by_5 = 0;

$は、（"my_reg =％d個のdivisible_by_5 =、divisible_by_5、bcd_lsbをmy_reg）％bのbcd_lsbを=％h"を監視する。

フォーク

永遠＃5 CLKの=は〜CLKの。

永遠に開始

@（posedge CLK）は;

my_regは=（[126:0]を、騒音）my_reg;

bcd_lsb = 2 * bcd_lsb 騒音を。

（bcd_lsb> 9 | | bcd_lsb場合、[4]）

bcd_lsbは4:0] = bcd_lsbについて[3:0カテゴリ6];

divisible_by_5 =（bcd_lsb [3:0] == 0 | | bcd_lsb [3:0] == 5）;

騒音= $ランダム;

終了

＃1000 $が終了。

参加する

終了

endmodule / / divisibleby5