私を助けてください！！

G

Guest

Guest
Helloのお友達、
私は経験と1年の8か月）のエンジニア（VLSIの設計しています。
私はセットをスキルjob.My私の午前の計画に移行するデザインですVHDLおよびFPGAの。
配置私のポータルの仕事の履歴書を私はしかし、任意の呼び出しを取得する私ですが。
ご提案のためinterviews.yourのどこにどのようなヘルプは、アウトで私を領域が必要私の改善や準備を私に開始concentrate.Howを必要私appriciatedている高い。

おかげで、について

 
ハイタン

地域のuは、ているはずですが強い

1。デジタル設計
2。VHDLは/ Verilogの
3。プロジェクト
4。タイミング解析

ASICの、マイクロプロセッサの検証、FPGAを準備ので、これらの基本的なしている必要がありますuがする集中、主から離れて、この。

検索は、uで是枝サイトあなたを助ける者は、質問議論がありますが判明インタビューをたくさん。
決して..願ってあきらめる..を維持更新しようとしてと
歓声。

 
..ありがとうございます提案をご利用の場合は余りにもの

分析に関するタイミング手の込んだことができますしてくださいあなたは...

 
そのいわゆる スタティックタイミング解析伊江島についてセットアップと..ホールド時間を
http://www.edaboard.com/viewtopic.php?t=204055&highlight=setup
上記のリンクは..詳細れるかについて＆セットアップホールド

また、タイミング回路の逐次PDFファイルを私添付.....を願っに役立つ、この
申¥し訳ありませんが、添付ファイルを、この必要があります表¥示するにはログインしての

 
うん、私は私と一緒にそのPDFファイルを持っている。
私の疑問が改善さしたい私は自分の..コーディングスタイル
私はとVHDLコードを行うにエラーが発生構¥文れることがないが、私の時間をホールドまたは設定をお勧め現象を観察せずにコードを私にちょうど私の分析を正しく..どのようにしてくださいタイミングしてくださいあなたが従っていないanalysis.canをタイミング。

私はコードをハードウェアしたい以下のかかる方法は、することを学ぶコーディングでこのような状況動作効果的にすべての。
..助けてください

 
だからガイドラインをその符号化ザイリンクスは、uが参照できます。

.. PDFファイルの検索ではザイリンクスのサイトuの場合uができますを取得

 
..仲間ありがとうをはるかので、
私が役に立つの本当の予¥定でPDFファイルがおよびその...追加分後1時間7：私は、文書をダウンロードし、その経て、私は目的のために最適化共有のリソ¥ースの概念を発見した。
についてかアイデアをお持ちのすべてのか？どうデザインを私に最適化するために使用か？万歳

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top