W
winsonpku
Guest
私はパラメータメイン14ビットパイプラインADC.theで使用されています設計はS / Hのcircuit.whichです:AMPのDC利得= 104デシベル、GBWは= 160MHzのを。サンプリングコンデンサ=応用13p。
とS / Hの負荷は= 14p.theはS / H回路のアーキテクチャは、紙ですフリップの周り(この内で参照アーキテクチャは、です:3 - vを340メガワット14 - b 75 - Msapleは/ SFDRが- dbは85だのCMOS ADCをと)でナイキスト入力。しかし、今私はprolemsを持つ2つ:
1):段階でホールド、サンプリング結果ではない、常に結果として予¥想される。
2)は:段階でホールド、サンプリング結果が小さい入力が下がりdown.butとき、結果は私は、保持、およびdoesntの落下範囲同相推測この多分のsamllすぎる!?
それ以外の場合のAMPのポートは入力は常に開始されますgitchときホールドクロックの位相。これが存在しても現象がされていないのスイッチ、私は使用理想的なスイッチは、。
次にどのような理由です。
私の試みAMPを理想に使用しますが、HSPICEは、常に一歩を教え、内部InP系すぎるsmall.i使用decription:EampのOUTNののoutpのオペアンプの旅館
おかげで最初の!
とS / Hの負荷は= 14p.theはS / H回路のアーキテクチャは、紙ですフリップの周り(この内で参照アーキテクチャは、です:3 - vを340メガワット14 - b 75 - Msapleは/ SFDRが- dbは85だのCMOS ADCをと)でナイキスト入力。しかし、今私はprolemsを持つ2つ:
1):段階でホールド、サンプリング結果ではない、常に結果として予¥想される。
2)は:段階でホールド、サンプリング結果が小さい入力が下がりdown.butとき、結果は私は、保持、およびdoesntの落下範囲同相推測この多分のsamllすぎる!?
それ以外の場合のAMPのポートは入力は常に開始されますgitchときホールドクロックの位相。これが存在しても現象がされていないのスイッチ、私は使用理想的なスイッチは、。
次にどのような理由です。
私の試みAMPを理想に使用しますが、HSPICEは、常に一歩を教え、内部InP系すぎるsmall.i使用decription:EampのOUTNののoutpのオペアンプの旅館
おかげで最初の!