私はspartan3EキットボードのDDR SDRAMのデータをリロードすることができますか？

[hodahussein]

愛するすべての私は質素3Eの開発キットには、（スターターキット）DDR SDRAMおよび私はそれを上のデータまたはデータを保存する（50Mbit以上）をロードし、いくつかの処理のために、FPGAがそれを読む場合も含まれております - 知ってほしいiをどのように格納されたデータのRAM？ - どのように私は、RAMから読み取ることができますか？あなたの助けがよろしく待つ

 

[farhada]

チェックインザイリンクスのWebサイトとは、DDRコントローラを使用する方法についてはアプリケーションノートの多くのチュートリアルを見つける。あなたは、EDKへのアクセスをしている場合は、物事はより容易になります。そうでなければ、物事を正しく動作させるためにいくつかのトリックを確認する必要があります。 Comp.Arch.FPGA | | FPGARelated.com [/ URLはこれがスパルタの[URLの= http://www.fpgarelated.com/usenet/fpga/show/83013-1.php] DDRのアクセスから3Eの500 Starter Kitとは] [引用]は、異なるボード上のDDR2のですが、あなたは我々はそれを簡素化し、コメントを追加甲テストベンチを変更するにはアヴネットで作成された例では、興味があるかもしれません。サポート>ファイル＆ダウンロード - - > S3A1800DSPのDDR2甲簡体Verilogのユーザロジックは、のwww.em.avnet.com/spartan3a-dspの[/ ...-sdram-111134192"]はまた、このリンクを見て[/ URLは] [/ Bの]

 

[hodahussein]

[OK]を愛するfarhadaするには、どのように私はデータとデータRAMを読み込むことができますか教えてください（画像）は（質素3Eの開発キットを使用して）fgpaするために、PCのそれにいくつかの処理を行いますから

 

[farhada]

あなたはリンクのいずれかのメッセージを読みましたか？そこにコードのいずれかを試してみましたか？あなたがしようとすると、そこにあなたの答えを見つけることができます。