私はPLLのアプリケーションを理解するのに役立ちます

[trashbox]

こんにちはすべて、私は論文を読んでいるとき、私はPLL application.Hereについての段落で困惑しています私の質問と段落です。ありがとう！ [私の質問] 1）FM変調は、次の段落でどういう意味ですか？それは、リファレンススプリアスの原因となる方法は？ PLLはクロックジェネレータとして使用されているのに、なぜこの問題を考慮していない？ 2）なぜ、クロックジェネレータのリファレンススプリアスを考慮していない？周波数シンセサイザとクロックジェネレータの間の任意の異なる設計上の考慮事項はありますか？ [参照の段落] PLLが内部クロックと外部クロック間のクロックスキューを最小限に抑え、高速I / Oインタフェース用のデジタルクロックジェネレータとして使用される最大データ帯域幅を取得することが重要であり、クロックスキューは、主によって決定されます。非理想的なチャージポンプ。周波数合成では、チャージポンプが不要な FM変調のリファレンススプリアスを引き起こすのレベルを決定する支配的なブロックです。

 

[us1710]

実際に周波数シンセサイザ、VCOの高周波数で動作し、低freuencyの基準信号は、チャージポンプを介して来るときそしてVCO周波数は、基準信号を変調されるキャリアfreuency、として動作します。モジュレーションはタイプAMとPMの両方からです。しかし、位相変調が支配される。この変調のリファレンススプリアスのためには、画像に入ってくる。そのシステムの性能を低下させる

 

[trashbox]

こんにちはus1710は、4つの返信ありがとうございます。しかし、私はPFD / CPが理想的であると仮定、それはあなたが言ったように。（基準周波数とVCO周波数が異なるため）AMとFMがまだ存在するようである。私はポスト段落が言うには、、チャージポンプは、リファレンススプリアスの原因となる不要なFM変調のレベルを決定する支配的なブロックである。どのようにCPの非理想的な原因はFM変調だろうか？ CPが理想的である場合は、FM＆AMは存在するのですか？最高の願い、

 

[us1710]

あなたのPFDは、一定の基準周波数のために動作します。あなたの制御信号が変化することによると。私は、同じ間隔または基準信号が持っている期間後に、制御信号の変化を意味する。私はFM変調が来ると思うなぜですか。任意のクエリuは[電子メール]で私を郵送することができますus1710@gmail.com [/メール]

 

[dasong]

slimulationにPLLのジッタと位相noise.iは、ノイズのパラメータを持っていないモデルを使用するのかは知りませんが私に言うことができる。

 

[us1710]

偽りの質問私は入れているが、すべての応答を取得できませんでした。 nebodyがABT知っているなら、その次に、plzはウル返事を送る。

 

[bill_sun]

[引用=大松]方法slimulationに、PLLのジッタと位相noise.iモデルを使用するが、ノイズのパラメータを持っていない私に言うことができる。[/引用]現実で、foundriseからいくつかのモデルが正確です。