私はPAの負荷プルの構築を支援

R

rfsurfer

Guest
こんにちは、それは常に18ミリメートルのような大きなゲートの周辺で、パワーFETのロードプルを行うために挑戦している。入力/出力impedianceはインピーダンスが高いロヴェルをもたらすために使用される波長の4分の1は非常にしばしば、いくつかのオームと低いですので。しかし、この種の構造は、狭い帯域幅を持っています。誰もこれを行うには良い方法を知っていますか?少し順に選択ボードに存在してマッチング後に別の問題は、振動であり、振動は、どこ以上のスミスチャートごとです。任意の勧告?
 
Vfone、紙のロードプルするのは非常に関係ありません。誰も私が前に述べたロードプルボードの問題のいくつかの光を当てることができますか?感謝
 
uはスティーブクリップス本khoulyの負荷プルについて確認しました
 
あなたが事前にマッチングトランスのための集中定数素子を使用することはできないそこに理由はありません。次に、曲は、帯域幅をシフトするために必要であったこともできます。しかし、それぞれのセットアップには、フィクスチャのcharachterizationが必要です。あなたが想定している場合は1または2のロードプルmeasuremntsはFETの多くの必要条件を満たしているし、また、いくつかのFETを使用すると、別の行の長さの複数の設定を構築することができます十分に同一であることを前提とする必要があります。そこにいくつかの調整可能な基板材料であるが、それらはおそらく非線形であるされている大規模な電力レベルで、価値がある二範囲が得られない場合があります。各ベンダーが、"プリマッチング"チューナーを販売しますが、問題はチューナーとDUT間の損失なので、それはusuually wastefullです。そう....複数の器具以外のあなたの問題を回避する方法が本当にありません。限り振動に関しては、私はチューナーを介してバイアスティー、フィードを使用することはありません。ティーは、DUTに隣接するフィクスチャの一部、である必要があります。ゲートのネットワークは、低周波数で低resitance終端を提供する必要があります。あなたは、高いゲート電流を得ることができます。 | C. | Sometiemデバイスでは、このような一連のRのようなインバンドの安定性を使用する必要がありますので、不安定であるこのネットワークは現在、DUTの一部となります。
 
とても参考になる入力をありがとう。我々は、波長伝送の四半期ごとに異なる長さを持つ複数の治具を設計しました。 λ/ 4伝送ラインではなく外部バイアスティーを使用するよりも、私たちの順に選択ボード上のDC給電のためにも使用されます。それは私には思えるのDCパスにおけるλ/ 4は、我々が見た発振のためのトラブルメーカーになるかもしれません。ダンピング抵抗が続く集中定数のインダクタがゲートバイアスに使用される定期的なサンプルボード上の順に選択を行うときに我々はより良い安定性を参照してください。
 

Welcome to EDABoard.com

Sponsor

Back
Top