私はCMFB安定性試験を行​​うときに、なぜ私がポール·ゼロ·ダブレットを取得するのですか？

M

meghna

Guest
こんにちは、私は幽霊で折り返しカスコード増幅器のためのCM​​FB回路を設計しています。私はCMFB安定性試験を行​​うとき、私はいくつかの中間ノードで1ポール·ゼロ·ダブレットを取得します。 （そのゼロは半平面ゼロのままにした）私の気持ちは、そのダイオードはダブレットを与えているCMFB回路内のトランジスタに接続されている。しかし、私は正確にそれを理解することはできませんよ。誰かが助けてくださいすることができます！おかげメグナ
 
私はあなたが正しいと思う。ポール·ゼロ·ダブレットは、ループ内のダイオード接続されたMOSFETのためである可能性があります。場合では、この二重ははるかループGBWをbeyongれ、心配する理由はありません。しかし、このダブレットGBWの範囲またはそれに非常に近い内にある場合、これはループのセトリング時間に影響を与える可能性がある。ダイオード接続されたMOSFETに関連付けられた寄生容量はできるだけ小さくなることを確認してください。私はいくつかの助けになることを願っています。
 
返信いただきありがとうございます！実際に私はちょうどダイオード接続トランジスタはポール·ゼロ·ダブレットを与える方法はわかりません。このダブレットが来る方法を説明してくださいすることができます。
 
ごめん、私は以前の記事で正しく説明couldntのです。ダブレットは実際にのみdoide接続されたMOSFETによるものではない。実際には、それが全体として電流ミラーによるものです。ポール·ゼロ·ダブレットがどのように生成されるかを確認するには、カレントミラー負荷とつの出力を持つシンプルな差動段の小信号解析を実行してみてください。分析では、適切な結果を得るためには、ダイオード接続されたMOSFETのゲート容量[カレントミラーの一部]をご検討ください。あなたは正確に同じ場所で、ポールとゼロを見つけることを期待することができます。あなたは計算の間にそれらを打ち消していけないことを確認してください。現実の世界の回路では、しかし、彼らは正確に重ならないだろうと時間の問題をセトリング引き起こすでしょう。
 
感謝します！私はtrheシミュレーションを行い、理解しようとするでしょう..！
 
こんにちは、時かつてゼロが発生し、入力から出力へのパスが2つあります。一つは、単一の変換にダブルエンドは、カレントミラーを使用して行われたときのouputに2つのパスが存在することを観察することができます。だからゼロが発生します。また、ポールは明白な理由のために、ダイオード接続されたノードで発生します。それは上記のゼロ周波数の2倍の極周波数であることを証明することができます。これはポール·ゼロ·ダブレットと呼ばれています。深い読み：ラザヴィー、第6章、PG：176ラザヴィー、第6章、PG :191-192ラザヴィーソリューション、PROB。 6.15よろしく
 
リンク用thanz ..はい、入力から出力までの流れへの信号のための2つのパスが存在するときに、ゼロが作成されます確かにあるでしょう。そしてこのゼロとポールが原因で二重を作ってダイオード接続された負荷に来て、彼らは十分な位相マージンを持っているにもかかわらず、ウルのセトリング時間を低下させます。マニッシュ '
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top