私は、周波数逓倍回路を設計するヘルプ

[almotions]

あなたの誰もが％を周波数fと50％のデューティサイクルでデジタル入力の方形波を取り込んで回路を、出力を2回入力周波数の方形波が、半分の電圧50と設計する方法を知っていればこんにちは、お聞きになりたい私デューティサイクルと同様。してください。help.Thanks。アルヴィン

 

[brmadhukar]

いずれかのPLLを使用するかは、2つのmonoshotのマルチバイブレータを使用することができます必要がありますが、手を前に期間を知っておく必要があります。 BRMの

 

[CMOS]

を与える元の波と排他的論理和遅延の方形波の周波数を倍増した。これを確認してください。 [のURL]のhttp://www.edn.com/archives/1997/021797/04DI_01.htmの[/ URLの]単純な2抵抗分圧器を使用するか、オペアンプをベースアッテネータ使用して行うことが可能なハーフ振幅を、について。

 

[almotions]

ありがとうguys.That'sは私は何が必要です。 [= 2のサイズは] [色=は、＃999999]は25秒後に追加されました：[/色]の[/サイズ]のおかげでguys.It;だだけ

 

[sinatra]

ここにいくつかの詳細情報を見つけることが：[URLを] http://www.edaboard.com/viewtopic.php?t=236673&highlightに= [/URL]に米

 

[artem]

ときに周波数の変更は可能な自動チューニングしても、純粋なロジックとそれを行う。 （ - よりよい解像度以上）は、はるかに高いクロックが必要になります。一対策の半周期は、別の2パルスdivをcouted取得ABDのサブタイプをプリロードされている最初のカウンタから（最初のカウンタのMSBビットをスキップ）。 insig立ち上がり立ち下がり、サブカウンタの出力の混合の両方の合計は、dはトリガ50により取得するになります。別のアプローチはアナログ - 入力周波数は、2（非厳密な50パーセントのために）を乗じた取得のこぎり50のためのサイクルの四角形を取得しますし、調節可能な（によるレート調整）のしきい値を自動でコンパレータが生成されます。