J
jayTudu
Guest
こんにちはfrnds、
または場合によっては、VCSを使用するか、1つがあるとした使用lsi_10kの時間をドリングのいずれか、他のLSIの問題に直面してライブラリをでsynthesinzingている彼は可能¥性がありますDCがデザインをsynosysを使用してシミュレーションTetraMaxを使用してテスト時間のかもしれないことに生成パターン。
種類TetraMaxをunsingながら生成テスト問題のような私が直面しています。なぜなら、れているセルは、単純なその理由は、そのファイル内のlsi_10k.dbのがsyntheisizing使用されて中にそこにある
ないソ¥ースファイル(。vまたは。は、VHDL)ライブラリLSIのためのシノプシスファイルによって提供される。
あなたの1つを任意のかているすべてのソ¥ースの参照任意のファイルのこれらのライブラリ又はすることができますこれらの
利用可能¥ですか?
PreThanks、
ジェイ...
または場合によっては、VCSを使用するか、1つがあるとした使用lsi_10kの時間をドリングのいずれか、他のLSIの問題に直面してライブラリをでsynthesinzingている彼は可能¥性がありますDCがデザインをsynosysを使用してシミュレーションTetraMaxを使用してテスト時間のかもしれないことに生成パターン。
種類TetraMaxをunsingながら生成テスト問題のような私が直面しています。なぜなら、れているセルは、単純なその理由は、そのファイル内のlsi_10k.dbのがsyntheisizing使用されて中にそこにある
ないソ¥ースファイル(。vまたは。は、VHDL)ライブラリLSIのためのシノプシスファイルによって提供される。
あなたの1つを任意のかているすべてのソ¥ースの参照任意のファイルのこれらのライブラリ又はすることができますこれらの
利用可能¥ですか?
PreThanks、
ジェイ...