用のアナログ設計スケーリングの技術の意見

[pbs681]

こんにちはすべて、

私は、地域と思うデザインのアナログに不利益を技術がスケーリングを与えるものです。例を挙げると、ヘッドが小さいので、サイズを増やす必要が...より低い、我々はスケール技術の利得も組み込み、...何だと思いますかあなたは男？？？

感謝

 

[yxo]

間違いなく、スケーリング広告膨大な量の問題もなし。により、スケーリングは速度増加ではなく、我々は相互コンダクタンスの不一致、と利得多くを得るなど、他の問題

<img src=¥"http://www.edaboard.com/images/smiles/icon_cry.gif¥" alt=¥"クライングまたは非常に悲しい¥" border=¥"0¥" />

 

[fanshuo]

賛否両論
デザイナーとして、お客様の唯一の選択肢は、それを生きることだ、それを活用しようとすると

 

[pbs681]

fanshuoは書き込み：

賛否両論

デザイナーとして、お客様の唯一の選択肢はそれと住んし、それを活用してみます

 

[JoannesPaulus]

非常にプロの重要なことですがサイズをあなたのように変更つもりはない千門はいくつかのことができます使用するデジタルから問題をアナログに修正校正をもうずっと...

 

[rfsystem]

電圧低下の少ないアナログ機能¥には問題が最も深刻な：

DSPの効率的なよりADCの てくださいアナログフィルタのエネルギーを複数のアプリケーションを、まだ：

フィルタキャップはSN比のために設計されます。キャップのサイズが2 ^行くのC〜1/VDD。段階フィルタ駆動電流をのCです。私は〜電源が1/VDDですばP〜

250nmからは3.3V 1.00 * PをIbias 1.00 *の
130nmプロセスは1.5V 4.84 * PをIbias 2.20 *の
65nmプロセスは、0.9V动作13.44 * PをIbias 3.67 *の

速度制限がないそれはですがある場合。フィルタのいくつかの制限が場合高速回路このため多くの電力を売買することができます。またはfinallyソ¥リューションをマルチチップモジュール使用を決定する。私はチップセットをMultitechに使用して参照してくださいそれのようにする傾向が非常に人気があります。

私は技術を覚えて分のコストや技術よりもそこにあった資料に応じ分の電源固有のアナログ機能¥が、パフォーマンスが最大ハイテク。

だから行くに依存アプリケーションおよび方法の使用は何です。

 

[Guest]

[No message]

 

[rf_ray]

曇り両論..いくつかのデザイナーはほとんどの長さを使用して、最小でもそれが可能¥だ。