減算機能¥を備えた

S

supamaka

Guest
こんにちは、
私は現在、VLSIの1つ
、 その中の機能¥のプロジェクトに取り組んで関与している私にはあまりにも減算機能¥を実装する必要がある32ビットの加算を行う必要があります。

私はこのプロジェクト用に選択するための最良加算される可能¥性として、私の目標は
、 ここで私たちのプロジェクト速度を最適化しています速度を最大限にすることですメンバーからのアドバイスをします。私にこのプロジェクトに最適であるかは何も優れているダブル加算回路は、誰も教えていただけますか
? トランジスタ論理回路を渡すことを決めた。

ありがとう、
アンディ。

 
ブロックの前に加算器の外観を実行し
、 合計のキャリー付き最適化された1つのパスtransisitorロジック..から生成されているようだ
ブロック内のMビットで実装する前に加算Ŭ組み合わせて見て先の加算ファッション..見て運ぶ
つまり32のため、8ブロックの4ビットを組み合わせる

 
やあ
並列プレフィックス加算器Synopsys社あたりの処理速度を高めることができます。に関する減算、uは入力ほめ与えることができると1で実行する場合
、 ウル2のを使用してARITHに補完します。

 

Welcome to EDABoard.com

Sponsor

Back
Top