最低ミスマッチ変動バンドギャップ？

E

endru

Guest
こんにちは、誰もがそれがミスマッチに起因する低い変動を与えているバンドギャップアーキテクチャは、私をお勧めできますか？任意の用紙？ありがとうございました。
 
endru親愛な​​る：私はデザインやレイアウトプランは、回路のミスマッチを減らすために重要なポイントだと思います、アーキテクチャは非常に重要ではありません。 mpig
 
まず第一に。 NPNのバンドギャップは、常に型PNPよりも優れています。プロセスがある場合は、バイポーラやBiCMOSプロセスは、それのために行く。今、BG、いくつかの不一致のソースがあります。*バイポーラ* AMP * PMOSカレントミラーあなたが現在、いくつかのことを行うことができ、抵抗の配列*：*もちろん、良いレイアウト。一般的に最小サイズのデバイスバイポーラで*大比は*ビッグPMOSカレントミラーを使用しないでください。アンプの特別に大きいL. *大入力ペア。特別に大きなL. *はあなたのresitor値の構築するためにユニットresitorを使用します。
 
なぜ、NPNのバンドギャップは常にPNPより優れているのはなぜ？
 
ためにアンプのPTAT電圧を作成するために使用される。 NPNのバンドギャップループはW / Oアンプを閉じます。あなたは、GND-> VBE-> N * VBE-> Rptat-> GNDがあるので、エラーだけがNPNs不一致です。 PNPのバンドギャップ·ループは、アンプで閉じられます。その後、GND-> VBE-> Voff_amp-> N * VBE-> Rptat-> GND。また、アンプのエラーが発生している。これらのエラーは常に後で何をすべきかに関係なく、存在しません。あるケースではバイポーラの不一致は、他のバイポーラの不一致が+アンプのオフセット
 
GND-> VBE-> N * VBE-> Rptat-> GND
Click to expand...
で回路図なしで：私はそれを理解していない。あなたは、NPNは、PNPと違ってどこでも常にP-基板に接続されたコレクタに接続することができるコレクタを分離することでプロセスを意味することができます。しかし、それは標準的なCMOSプロセスではありません。
 
それは標準的なCMOSプロセスではありませんし、PNPが、Rptatとしないアンプと回路を作成できる場合、それは、単にバイポーラの不一致同じになるだろう
 
たくさんの人たちに感謝！私はあなたに同意する。私はまた、我々はBJTを積み重ねた場合は、ミスマッチの影響を軽減することができることがわかった。しかし、面積のトレードオフとコースの..
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top