書面を直流に関する問題

J

JesseKing

Guest
とき"を使用して"書き込み- fはVerilog - Aの時間に- o *.五、私はモジュールを階層的なことはできません取得します。

問題は何ですか?

ところで、私はやりなさい使用が解除

 
でしたがテストケースを提供する?私は試すことができます確認してくださいが、あなたの質問があいまいすぎる。

 
あなたはモジュールを示すの階層構¥造を私に?

 
ヘイ...拝啓:
コマンドを次のご使用

書き込み形式のVerilog - A階層top_design_name

 
、合成してください。提供スクリプトを
それ以外の場合は、ソ¥リューションを行うために難しい。

 
あなたはしかし、正しい構¥文を持っているあなたの質問はアーキテクチャです漠然とした、リスト、モジュール、多分あなたは答えを得る。
一般的に、モジュールを使用して- hとの- o TopName.v"を取得する階層的な"Verilogの記述- fを

 

Welcome to EDABoard.com

Sponsor

Back
Top