早急に、CMOSプロセスにおける閾値下の回路設計について

[rficd]

ALL、私は、パズルの問題を満たしている。電圧フォロワの設計では、私がスレッショルド領域で多くのトランジスタを見つけると、パフォーマンスは大きな電源変動に適しています。一般的な規則によると、トランジスタは活性領域にする必要があります。私は大きな電源変動によるアクティブに比べてサブスレッショルドのトランジスタは、私は何度も試した後ながら、パフォーマンスが優れているとの結果を得る。おそらくいくつかの魔法がある。私に問題のアドバイスのいくつかの作品を教えてください。または誰かは、CMOSプロセスでsubthresold回路設計に関するいくつかのデザイン素材をアップロードすることができます。 subthresold回路設計は、市販のCMOS ICの設計で今人気があります。パワーサプライは様々ながら、また、サブスレッショルド回路は、堅牢です。

 

[pthoppay]

私は本当に、サブスレッショルド領域での優れた電源のレギュレーション上、コメントを疑う。以来、電源ノイズ除去は、主にMOSFETの出力インピーダンスに依存し、出力インピーダンスは、動作領域からは独立しており、バイアス電流に依存します。サブスレッショルドまたは弱反転（WI）操作が広く、彼らは非常に低消費電力を必要とする場所で使用されています。通常、ウィスコンシン州の地域でのMOSFETは非常に低消費電力につながる、1μA以下でバイアスされています。サブスレッショルド領域で動作に詳細をお知りに教授エリックVittozまたはChristainエンツで任意の用紙を探してみてください。プラカシュ。

 

[szekit]

お客様は、著者からいくつかの論文を投稿してくださいできますか？

 

[manish12]

サブスレッショルド領域では、それが良いことを探してが、その領域でのトランジスタは、チップ設計者にとって大きな問題である任意の条件で遮断領域に行くことはありません。またこの技術は、現在の技術とのインターフェイスに問題がある。

 

[umagne]

2011年2月以来、それはサブスレッショルド電圧リファレンスのJSSC設計手法で利用可能になるだろう、そのDOIが10.1109/JSSC.2010.2092997です